No title available

Publication number: JP2003157687

Publication date: 2003-05-30

Inventor:
Applicant:
Classification:

- international:

G11C16/02; G11C16/06; G11C16/02; G11C16/06;

(IPC1-7): G11C16/02; G11C16/06

- European:

Application number: JP20020321756 20021105

Priority number(s): JP20020321756 20021105; JP19910354871 19911219;

JP19910343200 19911225; JP19920086082 19920310; JP19920077946 19920331; JP19920105831 19920331;


JP19920175693 19920702

Report a data error here

REFERENCE 3

Abstract of JP2003157687

PROBLEM TO BE SOLVED: To shorten time required for program-verification and erase-verification and to prevent excessive variation of threshold voltage even when rewriting or reerasure is performed. SOLUTION: It is determined en bloc whether programming and erasure are performed appropriately for all bit lines without varying a column address from variation of a potential of a bit line pre-charged after programming and erasure. For rewriting, data in a data register are changed for a memory cell in which data have been written once appropriately to prevent data rewrite, and data write is performed again.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-157687 (P2003-157687A)

(43)公開日 平成15年5月30日(2003.5.30)

(51) Int.Cl. ⁷		徽別記号		ΡI			ž	·-7]-ド(参考)
G11C	16/02			G 1 1	C 17/00		601T	5 B O 2 5
	16/06						611A	
							611G	
							612F	
							612B	
			容查請求	有	請求項の数2	OL	(全 58 頁)	最終質に続く

(21)出願番号

特順2002-321756(P2002-321756)

(62)分割の表示

特願平10-87670の分割

(22)出題日

平成4年12月11日(1992.12.11)

(31)優先権主張番号 特願平3-354871

(32)優先日

平成3年12月19日(1991.12.19)

(33)優先権主張国

日本(JP) (31)優先権主張番号 特願平3-343200

(32)優先日

平成3年12月25日(1991.12.25)

(33)優先権主張国

日本(JP) (31)優先権主張番号 特願平4-86082

(32)優先日

平成4年3月10日(1992.3.10)

(33)優先権主張国

日本 (JP)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72) 発明者 田 中 智 晴

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 百 富 正 樹

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(74)代理人 100075812

弁理士 吉武 賢次 (外4名)


最終頁に続く

(54) 【発明の名称】 不揮発性メモリおよび記憶システム

(57)【要約】

【課題】 プログラムベリファイやイレーズベリファイ に要する時間を短縮する。再書き込みや再イレーズして も、しきい値電圧が変化しすぎないようにする。

【解決手段】 プログラム後及びイレーズ後に、プリチ ャージしたビット線の電位の変化から、プログラム及び イレーズが適正に行われたか否かを、全てのビット線に ついて、カラムアドレスを変化させることなく、一括し て判断する。再書き込みに当っては、一旦データが適正 に書き込まれたメモリセルについては、再度データが書 き込まれないようにするため、データレジスタ内のデー タを変えて、再書き込みを行う。



【特許請求の範囲】

【請求項1】複数の不揮発性のメモリセルを有し、第1の所定数のメモリセルからそれぞれページが構成されており、前記各ページは、書き込み単位となるものであり、第2の所定数の前記ページからそれぞれ消去ブロックが構成されており、前記書き込み単位に対応する複数ビットのデータとしてのあるデータ群が、入力されて1つの前記ページへの書き込みが適正に終了すると、一括ベリファイ信号を出力する、不揮発性メモリと、前記消去ブロック以上の容易を有し、前記データ界が地

前記消去ブロック以上の容量を有し、前記データ群を格 10 納して前記不揮発性メモリに転送する、キャッシュメモリと、を備え、

前記不揮発性メモリからの前記一括ベリファイ信号を受ける毎に、前記キャッシュメモリ内のデータ群を前記不揮発性メモリに転送する、ことを特徴とする不揮発性メモリ。

【請求項2】電気的に消去およびプログラム可能な複数のメモリセルを備え、第1の所定数の前記メモリセルによりそれぞれページユニットが構成され、前記各ページユニットに前記第1の所定数のデータからなるデータ群20が一括して書き込まれるものであり、この書き込みが前記各ページユニットに適正に行われると一括ベリファイ信号を出力し、第2の所定数の前記ページユニットによりそれぞれ消去ブロックユニットが構成され、前記各消去ブロックユニット内の複数の前記メモリセルのデータは一括消去可能であり、この消去が適正に行われると前記消去ブロックは消去ベリファイ信号を出力する、ものとして構成され、さらに内部に、前記各ページユニットに書き込む1ページ分としての前記データ群を格納するデータラッチ回路を有する、メモリと、30

第3の所定数の前記消去ブロックと同等の容量を持ち、 前記メモリのうちの外部からのアクセス済のデータが存 在する前記第3の所定数の前記消去ブロックのデータを 格納し、次に外部からデータアクセスがあったとき、対 象とするデータが存在してヒットした際には、前記メモ リをアクセスすることなく、前記対象とするデータを外 部に出力する、キャッシュメモリと外部から前記データ アクセスがあったとき、前記アクセス対象とするデータ が前記キャッシュメモリに存在しないミスヒットのとき には、前記キャッシュメモリに格納してあったある消去 40 ブロックのデータを、前記メモリセルにおける前記ある 消去ブロックのデータを一括消して前記消去ベリファイ 信号を受けた後、この消去ブロックに書き戻し、前記キ ャッシュメモリにおけるこの書き戻した消去ブロックの データ格納部分に、前記アクセス対象とするデータが存 在する前記メモリにおける消去ブロック内のデータを、 前記1ページ分の前記データ群づつコピーさせ、前記一 括ベリファイ信号を受けながらこれを繰り返えして、前 記キャッシュメモリへのコピーを完了させ、この後に、 このキャッシュメモリから前記アクセス対象としてのデ 50 ータを外部に出力させる、制御回路と、を備えることを 特徴とする記憶システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性メモリおよび 記憶システムに関する。

[0002]

【従来の技術】従来、コンピュータシステムの記憶装置として磁気ディスク装置が広く用いられてきた。しかし、磁気ディスク装置には、以下のような短所、即ち、高度に精密な機械的駆動機構を有するため衝撃に弱い、重量があるため可搬性に乏しい、消費電力が大きく電池駆動が容易でない、及び高速アクセスができない等の短所があった。

【0003】このような欠点に着目して、近年、EEPROMを用いた半導体メモリ装置の開発が進められている。半導体メモリ装置には、一般に、そのような長所、即ち、機械的駆動部分を有しないため衝撃に強い、軽量のため可搬性に富む、消費電力が小さいため電池駆動が容易である、高速アクセスが可能である等の長所を有している。

【0004】EEPROMの一つとして、高集積化が可能なNANDセル型EEPROMが知られている。これは、次のような構造を有する。即ち、複数のメモリセルは例えばカラム方向に並べる。これらのセルのうちの互いに隣りあうセル同士のソースとドレインを順次直列に接続する。このような接続により、複数のメモリセルが直列接続された単位セル群(NADAセル)を構成する。このような単位セル群を一単位としてビット線に接30続する。

【0005】メモリセルは、通常、電荷蓄積層と制御ゲートとが積層されたFETMOS構造を有する。メモリセルは、p型基板又はn型基板に形成されたp型ウエル内にアレイ状に集積形成される。NANDセルのドレイン側は、選択ゲートを介して、ビット線に接続される。NANDセルのソース側は、選択ゲートを介して、ソース線(基準電位配線)に接続される。各メモリセルの制御ゲートは、行方向に配設されたワード線に接続されている。

【0006】このNAND型EEPROMの書込み動作は、次の通りである。先の消去動作によって、NANDセル内の全てのメモリセルのしきい値が負にされている。この後、データ書込みは、ビット線から最も離れた位置のメモリセルから順に行われる。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートに中間電位VM(=10V程度)を印加する。ビット線に書込みデータに応じて0V又は中間電位を与える。ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで伝達されて、ドレイ

ンから浮遊ゲートに電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を、例えば"0"とする。ビット線に中間電位が与えられたときは電子注入が起こらない。従って、このときにはメモリセルのしきい値は変化しない。つまり、しきい値は負の値をとる。この状態を"1"とする。

【0007】データ消去は、NANDセル内の全てメモリセルに対して同時に行われる。即ち、全ての制御ゲート及び選択ゲートを0Vとし、ビット線及びソース線を 10 浮遊状態とし、p型ウェル及びn型基板に高電圧20Vを印加する。これにより、全てのメモリセルで浮遊ゲート中の電子がp型ウェルに抜き取られ、メモリセルのしきい値は負方向にシフトとする。

【0008】データ読出し動作は、次のようにして行われる。即ち、選択されたメモリセルの制御ゲートを0Vとし、非選択メモリセルの制御ゲート及び選択ゲートを電源電位Vcc(=5V)とする。この状態で、選択メモリセルに電流が流れるか否かを検出する。流れれば"1"のデータが、流れなければ"0"のデータがそれ 20 ぞれ格納されているのがわかる。

【0009】以上の動作説明から明らかなように、NANDセル型EEPROMでは、書込み及び読出し動作時には、非選択メモリセルは、転送ゲートとして作用する。このため、書込みがなされたメモリセルのしきい値電圧には制限がある。例えば"0"書込みされたメモリセルのしきい値の好ましい範囲は、0.5~3.5 V程度でなければならない。データ書込み後の経時変化、メモリセルの製造パラメータのばらつき及び電源電位のばらつきを考慮すると、データ書込み後のしきい値分布は上記範囲よりも小さい範囲である必要がある。

【0010】しかしながら、従来のように、書込み電位及び書込み時間を固定し、全メモリセルについて同一条件でデータ書込みする方式では、"0"書込み後のしきい値範囲を許容範囲に収めることが難しい。例えば、メモリセルには、製造プロセスのばらつきから、セルの特性にばらつきが生じる。このため、書込まれやすいメモリセルと書込まれにくいメモリセルが生じる。このような書込み特性差に着目し、各々のメモリセルのしきい値が所望の範囲に収まるような書込みが行われるようにす40るため、書込み時間の長さを調節し、且つベリファイを行いながら書込む、という方法も提案されている。

【0011】しかしながら、このような方法を採用した場合には、書込みが十分に行われたかを判断するためにメモリセルのデータを装置外部に出力しなければならない。このため全書込み時間が長くなるという難点があった。

【0012】消去ベリファイに関しては、特開平3-2 群を格納するデータラッチ回路を有する、メモリと、第 59499に開示されているように、複数のセンスアン 3の所定数の前記消去ブロックと同等の容量を持ち、前 プの出力をANDゲートに入力してそれらの論理をとっ 50 記メモリのうちの外部からのアクセス済のデータが存在

て、一括消去ベリファイ信号を生成するという技術が知られている、しかし、この回路構成は、NOR型の消去ベリファイのみにしか用いることが出来ず、書込みベリファイには適用できない。その理由は、書込みデータの値は、"1"と"0"の両方の値をとり、センスアンプ出力の論理をとることによっては一括ベリファイが行えないためである。このように、書込みベリファイを一括して行うことができないため、データ書込みの際には、またない、

して行うことができないため、データ書込みの際には、 書込みとベリファイ読出しとを繰り返し行って、各メモ リセルのデータをその都度1つ1つチップ外部に出力し なければならなかった。このことが、書込み動作の高速 化を妨げる要因となっていた。

[0013]

【発明が解決しようとする課題】本発明は、上記高速化達成の困難さに着目してなされたもので、その目的は、制御回路の面積を増大させることなく、書込み動作及び書き込みベリファイ並びに消去動作及び消去ベリファイを高速化可能なEEPROM及びそれを用いたシステムを提供することにある。

[0014]

【課題を解決するための手段】本発明の不揮発性メモリ は、複数の不揮発性のメモリセルを有し、第1の所定数 のメモリセルからそれぞれページが構成されており、前 記各ページは、書き込み単位となるものであり、第2の 所定数の前記ページからそれぞれ消去ブロックが構成さ れており、前記書き込み単位に対応する複数ビットのデ ータとしてのあるデータ群が、入力されて1つの前記ペ ージへの書き込みが適正に終了すると、一括ベリファイ 信号を出力する、不揮発性メモリと、前記消去ブロック 以上の容量を有し、前記データ群を格納して前記不揮発 性メモリに転送する、キャッシュメモリと、を備え、前 記不揮発性メモリからの前記一括ベリファイ信号を受け る毎に、前記キャッシュメモリ内のデータ群を前記不揮 発性メモリに転送するものとして構成される。さらに、 本発明の記憶システムは、電気的に消去およびプログラ ム可能な複数のメモリセルを備え、第1の所定数の前記 メモリセルによりそれぞれページユニットが構成され、 前記各ページユニットに前記第1の所定数のデータから なるデータ群が一括して書き込まれるものであり、この 書き込みが前記各ページュニットに適正に行われると一 括ベリファイ信号を出力し、第2の所定数の前記ページ ユニットによりそれぞれ消去ブロックユニットが構成さ れ、前記各消去ブロックユニット内の複数の前記メモリ セルのデータは一括消去可能であり、この消去が適正に 行われると前記消去ブロックは消去ベリファイ信号を出 力する、ものとして構成され、さらに内部に、前記各ペ ージユニットに書き込む1ページ分としての前記データ 群を格納するデータラッチ回路を有する、メモリと、第 3の所定数の前記消去ブロックと同等の容量を持ち、前

30

する前記第3の所定数の前記消去ブロックのデータを格 納し、次に外部からデータアクセスがあったとき、対象 とするデータが存在してヒットした際には、前記メモリ をアクセスすることなく、前記対象とするデータを外部 に出力する、キャッシュメモリと、外部から前記データ アクセスがあったとき、前記アクセス対象とするデータ が前記キャッシュメモリに存在しないミスヒットのとき には、前記キャッシュメモリに格納してあったある消去 ブロックのデータを、前記メモリセルにおける前記ある 消去ブロックのデータを一括消して前記消去ベリファイ 10 信号を受けた後、この消去ブロックに書き戻し、前記キ ヤッシュメモリにおけるこの書き戻した消去ブロックの データ格納部分に、前記アクセス対象とするデータが存 在する前記メモリにおける消去ブロック内のデータを、 前記1ページ分の前記データ群づつコピーさせ、前記一 括ベリファイ信号を受けながらこれを繰り返えして、前 記キャッシュメモリへのコピーを完了させ、この後に、 このキャッシュメモリから前記アクセス対象としてのデ 一夕を外部に出力させる、制御回路と、を備えるものと して構成される。

[0015]

【実施例】以下、本発明の実施例を図面を参照して説明 する。図1は、本発明の第1実施例のNAND型EEP ROMを示すブロック図である。メモリセルアレイ1に 対して、データ書込み、読出し、再書込み及びベリファ イ読出しを行うために、ビット線制御回路2が設けられ ている。このビット線制御回路2は、データ入出力バッ ファ6につながっている。アドレスバッファ4からのア ドレス信号は、カラムデコーダ3を介して、ビット線制 御回路2に加えられる。メモリセルアレイ1における制 御ゲート及び選択ゲートを制御するため、ロウデコーダ 5が設けられている。メモリセルアレイ1が形成される p型領域(p基板又はp型ウェル)の電位を制御するた め、基板電位制御回路7が設けられている。

【0016】プログラム終了検出回路8は、ビット線制 御回路2にラッチされているデータを検知し、書込み終 了信号を出力する。書込み終了信号は、データ入出力バ ッファ6から外部へ出力される。

【0017】ビット線制御回路2は、主にCMOSフリ ップフロップ (FF) を有する。これらのFFは、書込 40 むためのデータのラッチ、ビット線の電位を検知するた めのセンス動作、書込み後のベリファイ読出しのための センス動作、さらに再書込みデータのラッチを行う。

【0018】図2(a)、(b)は、それぞれ、メモリ セルアレイの一つのNAND部分の平面図及び等価回路 図である。図3(a)、(b)は、それぞれ、図2

(a) のA-A'線断面図及びB-B'断面図である。 素子分離酸化膜12で囲まれたp型領域11に、複数の メモリセル、つまり複数のNANDセルを有するメモリ セルアレイが形成されている。以下には一つのNAND 50

セルに着目して説明する。この実施例では、8個のメモ リセルM1 ~M8 が直列に接続されて一つのNANDセ ルを構成している。各メモリセルは基板11の上方に、 ゲート絶縁膜13を介して浮遊ゲート14(14.,1 42 , …, 148) が形成されている。これらの浮遊ゲ ート14の上方に、層間絶縁膜15を介して、制御ゲー ト16(16,,162,…,168)が形成されてい る。各n型拡散層19は、隣接する2つのメモリセルの 一方においては、ソースとして、他方においてはドレイ ンとして共用される。これにより、各メモリセルは、直 列に接続されることになる。

【0019】NADAセルのドレイン側とソース側に は、それぞれ、メモリセルの浮遊ゲート及び制御ゲート と同じプロセスによって形成された選択ゲート14。, 19,及び14,, 16, が設けられている。このよう に素子形成された基板の上方は、CVD酸化膜17によ り覆われている。この酸化膜17の上にビット線18が 配設されている。ビット線18は、NANDセルの一端 のドレイン側拡散層19にコンタクトさせられている。 行方向に並ぶ複数のNANDセルの同一行の制御ゲート 14は、共通に接続され、行方向に走る制御ゲート線C G1, CD2, …, CG8 として配設されている。これ ら制御ゲート線はいわゆるワード線となっている。選択 ゲート14。, 16。及び140, 160も、それぞ れ、行方向に走る選択ゲート線SG1, SG2 として配 設されている。選択ゲート14㎏,16㎏と基板11と の間のゲート絶縁膜13をメモリセルのゲート絶縁膜よ り厚くすることもできる。このように厚くすれば、信頼 性を高めることができる。

【0020】図4は、上記複数のNANDセルをマトリ ックス配列したメモリセルアレイの等価回路を示してい

【0021】図5は、図1中のビット線制御回路2の具 体的な構成例を示す。データラッチ兼センスアップとし てのCMOSフリップフロップFFは、第1、第2の2 つの信号同期式CMOSインバータIV1, IV2を有 する。第1の信号同期式CMOSインバータIVIは、 Eタイプ、pチャンネルMOSトランジスタQp1, Qp2 と、Eタイプ、n チャンネルMOSトランジスタQn3, Qn4とを有する。第2の同期式CMOSインバータIV 2 は、Eタイプ、pチャンネルMOSトランジスタQp 3, Qp4と、Eタイプ、nチャンネルMOSトランジス タQn5, Qn6とを有する。

【0022】このCMOSフリップフロップFFの出力 ノードと、ビット線BLiとは、信号oFにより制御さ れるEタイプ、nチャンネルMOSトランジスタQn7を 介して、接続されている。

【0023】ビット線BLi とVccの間には、フリップ フロップFFの出力ノードにより制御されるEタイプ、 n チャンネルMOSトランジスタQn8と、信号φV によ

り制御されるEタイプ、nチャンネルMOSトランジスタQn9とが、直列に接続されている。これらのトランジスタにより、ベリファイ読出し時に、CMOSフリップフロップFFのデータに応じて、ビット線BLiが(Vcc-Vth)に充電される。

【0024】Eタイプ、pチャンネルMOSトランジスタQp5とDタイプ、nチャンネルMOSトランジスタQD1の直列回路は、ビット線BLiをVccにプリチャージする回路である。トランジスタQD1は、消去時や書込み時にトランジスタQp5に高電圧が印加されるのを防止す 10るために設けられている。Eタイプ、nチャンネルMOSトランジスタQn10は、ビット線BLiを0Vにリセットするためのリセットトランジスタである。

【0025】CMOSフリップフロップFFの二つのノードN11, N12は、カラム選択信号CSLiにより共に制御される2つのトランスファゲート(Eタイプ、nチャンネルMOSトランジスタQn1とQn2)を介して入出力線/IO, IOにそれぞれ接続されている。

【0026】また、CMOSフリップフロップFFのノードN11は、Eタイプ、nチャンネルMOSトランジス 20 タQn11 のゲートに接続されている。このトランジスタQn11 の出力は、書込み終了検出信号VDTC として用いられる。

【0027】図6に、ビット線制御回路2と、メモリセルアレイ1及びプログラム終了検出回路8との、接続関係を示す。

【0028】プログラム終了検出回路8におけるEタイプ、pチャンネルMOSトランジスタQp6は、書込み終了検出信号VDTCを出力する。図6中に破線で囲って汎例として示すように、FFは便宜上記号化してある。

【0029】この実施例の書込み時及び確認時の回路動作を次に説明する。なお、以下の説明では、上述のように、1つのNANDセルは8個のメモリセルの直列回路で構成したものとする。

【0030】 書込みに先立って、メモリセル中のデータは、p型領域(p基板又はpウェル)に約20V(Vpp)を印加し、制御ゲートCG1~CG8を0Vとし*

* て、消去される。この消去により、メモリセルのしきい 値は O V以下となる。

【0031】図7は、書込み時/書込み確認時の動作を示している。図5において、書込みデータは、出力線 IO. /IOから、CMOSフリップフロップFFにラッチされる。この後、プリチャージ信号 ϕ Pが"H"、/ ϕ Pが"L"となって、ビット線BLiがVccにプリチャージされる。また、電圧VMBと ϕ Fは、Vccから中間電位VM(\sim 10V)となる。ラッチしたデータによって、ビット線BLiは、"0"書込みの場合は0Vとなり、"1"書込みの場合はVMとなる。このとき、図4において、選択ゲートSG1はVM、SG2は0Vであり、制御ゲートとしてはCG2が選択されている場合、CG1がVM、CG2が高電圧Vpp(\sim 20V)で、CG3 \sim CG8 はVMである。

【0032】選択ゲートSG1, SG2、制御ゲートCG1 \sim CG8 が0 Vにリセットされた時、信号 $_{\phi}$ Fが "L"、リセット信号 $_{\phi}$ Rが"H"となって、ビット線BLiは0 Vにリセットされる。続いて書込み確認動作となる。

【0034】この後、 ϕ SP, ϕ RPが "H"となり、 ϕ S N, ϕ RNが "L"となり、 ϕ F が "H"となる。信号 ϕ S Pが "L"となり、 ϕ SNが "H"となってビット線電位がセンスされる。この後、信号 ϕ RPが "L"となり、 ϕ RNが "H"となって、再書込みデータがラッチされる。このとき、書込みデータ、メモリセルのデータ、再書込みデータの関係は、下記の表 1 に示される。

[0035]

表	1			
書込みデータ	0	0	1	1
メモリセルのデータ	0	1	0	1
再書込みデータ	1	0	1	1

30

この後、書込み終了検知信号/øDVが"L"となる。もし全ての再書込みデータが"1"であれば、書込み終了検出信号VDTCが"H"となる。1つでも、"0"があれば、VDTCは"L"である。書込み・書込み確認動作は、VDTCが"H"となるまで繰り返される。そして、検出結果は、データ入出力ピン或いはREADY/BUSYピンから外部に出力される。

※【0036】この実施例では、消去、書込み、読出し、 書込み確認時におけるビット線BLi、選択ゲートSG 1,SG2、制御ゲートCG1~CG8の電位は表2に 示される。ここでは、CG2が選択された場合を示して いる。

[0037]

表 2

			"0"	·"1"		確認
ビット紀	泉B L i	フローティング	0 V	1 0 V	5 V	5 V
選択ゲー	- トSGI	0 V	1 0 V	1 0 V	5 V	5 V
制御ゲー	-トCG1	0 V	1 0 V	1 0 V	5 V	5 V
11	CG2	0 V	2 0 V	2 0 V	0 V	0.5V
11	CG3	0 V	1 0 V	1 0 V	5 V	5 V
II	CG4	0 V	1 0 V	1 0 V	5 V	5 V
"	CG5	0 V	1 0 V	1 0 V	5 V	5 V
"	CG6	0 V	1 0 V	1 0 V	5 V	5 V
"	CG7	0 V	1 0 V	1 0 V	5 V	5 V
"	CG8	0 V	1 0 V	1 0 V	5 V	5 V
選択ゲー	- トSG2	0 V	0 V	0 V	5 V	5 V
ソース紡	ŧ	フローティング	0 V	0 V	0 V	0 V
基核	ξ	2 0 V	0 V	0 V	0 V	0 V

20

図8は、本発明の第2の実施例のNAND型EEPRO Mを示すブロック図である。基本的な構成は図1と同様である。第2実施例が第1と異なる点は、セルアレイ1を二つのブロック1A、1Bに分け、これらのセルブロック1A、1Bに共通にビット線制御回路2を設けた点にある。

【0038】図9及び図10は、ビット線制御回路2及びプログラム終了検知回路8を示す。図9において、Eタイプ、nチャンネルMOSトランジスタQn16,Qn17とEタイプ、pチャンネルMOSトランジスタQp7,Qp9とによってFFを構成している。Eタイプ、nチャンネルMOSトランジスタQn14,Qn15は、FFのイコライズ用トランジスタである。Eタイプ、nチャンネルMOSトランジスタQn27,Qn28は、データ検出用トランジスタである。

【0039】Eタイプ、nチャンネルMOSトランジス タQn18 とEタイプ、pチャンネルMOSトランジスタ Qp8は、FF活性化用トランジスタである。Eタイプ、 n チャンネルMOSトランジスタQn19 とQn20 は、F Fの2つのノードN1, N2とセルアレイブロック1 A, 1B内のビット線BLai (i=0, 1, …)、BL $bi(i=0, 1, \cdots)$ との接続用トランジスタである。 Eタイプ、n チャンネルMO S トランジスタQn21 $\sim Q$ n24 は、データに応じてビット線をVcc-VTHに充電す るためのトランジスタである。Qn25 , Qn26 は、ビッ ト線プリチャージ兼リセット用トランジスタである。図 40 10において、Eタイプ、pチャンネルMOSトランジ スタQpl0, Qpl1 は、プログラム終了検知用トランジ スタである。/φDVA , /φDVB はプログラム終了檢知 信号であり、 ϕ VEA , ϕ VEB はプログラム終了検出信号 である。

【0040】次に、このように構成されたEEPROMへの書込みの確認動作を図11に従って説明する。ここでは、メモリセルアレイ1Aのビット線BLaiが選択されているものとする。

【0041】先の実施例と同様に選択された制御ゲート 50

に、0 Vに代えて例えば0. 5 Vを印加し、ベリファイ信号 ϕ AVが出力される。まず、ビット線B Laiが3 Vにプリチャージされ、B Lbiが2 Vにプリチャージされる。その後プリチャージ信号 ϕ PAと ϕ PBが"L"レベルになって、ビット線B Lai,B Lbiはフローティングとなる。制御ゲートと選択ゲートはロウデューダ5 に選択されて、S G1,C G3、C G8 はV cc、C G2は例えば0. 5 Vとされる。通常の読出しでは、メモリセルのしきい値が0 V以上であれば"0"として読出されるが、ベリファイ読出しでは0. 5 V以上でないと"0"と読めないことになる。

【0042】この後、ビット線BLaiは、もし"1"書込みをした後であれば、ベリファイ信号 ϕ AVにより(V cc-Vth)に充電される。ここで、ベリファイ信号によって行われるプリチャージの電圧レベルは、選択ビット線のプリチャージ電圧以上であればよい。イコライズ信号 ϕ Eが出力されてCMOSフリップフロップがリセットされる。この後、 ϕ A, ϕ Bが"H"となって、ノードN1, N2がそれぞれビット線BLai, BLbiと接続される。 ϕ Pが"L"レベル、 ϕ Nが"H"レベルとなって、ビット線BLaiのデータが読出される。読出されたデータはラッチされ、次の再書込みのデータとなる。このとき再書込みデータは、前回の書込みデータによって、ベリファイ読出し時のメモリセルのデータから変換される。このデータ変換は、先の実施例の表1と同じである。

【0043】この後、/øDVAが"L"となり、先の実施例と同様に、書込み終了であれば、VDTCAが"H"となり、プログラム終了検出信号øVEAが"L"となり、書込み動作は終了する。このとき、検出結果は、データ入出力ピン或いはREADY/BUSYピンから、外部へ出力される。

【0044】この実施例のベリファイ読出し/再書込みによっても、先の実施例と同様に、"0"書込みされるメモリセルの不必要なしきい値の上昇は抑えられる。

【0045】この実施例では消去、書込み、ベリファイ

読出し、読出し時の制御ゲートCG1 ~ CG8 及び選択 ゲートSG1, SG2 の電位は、表 3 に示される通りで ある。表 3 では、制御ゲートCG2 が選択され、ビット* *線B Laiが選択された場合の電位関係を示している。【0046】

		表 3			
消去		去書	書込み		書込み
		<u>"0"</u>	"1"		確認
ビット線BL	ai フローテ	ィング 0 V	1 0 V	3 V	3 V
ビット線BL	bi "	0 V	0 V	2 V	2 V
選択ゲートS	G1 0	V 10V	1 0 V	5 V	5 V
制御ゲートC	G1 0	V 10V	1 0 V	5 V	5 V
" C	G2 0	V 20V	2 0 V	5 V	0.5V
" C	G3 0	V 10V	1 0 V	5 V	5 V
" C	G4 0	V 10V	1 0 V	5 V	5 V
" C	G5 0	V 10V	1 0 V	5 V	5 V
" C	G6 0	V 10V	1 0 V	5 V	5 V
" C	G7 0	V 10V	1 0 V	5 V	5 V
" C	G8 0	V 10V	1 0 V	5 V	5 V
選択ゲートS	G2 0	v 0 v	0 V	5 V	5 V
ソース線	フローテ	ィング 0 V	0 V	0 V	0 V
基 板	2 0	V 0 V	0 V	0 V	0 V

図12は、本発明におけるビット線制御回路2内のデータラッチ部と、プログラム終了検知回路8とを、選択ビット線との関係で模式的に示したものである。同図 (a)は、先の第1の実施例で示したものである。Eタ

(a) は、先の第1の実施例で示したものである。Eタイプ、n チャンネルMO S トランジスタQnD0 ~QnDm は図5のトランジスタQnD1 に相当する。Eタイプ、p チャンネルMO S トランジスタQpD1 は図D10のプログラム終了検知回路D10のトランジスタD200に相当している。

【0047】同図(b)は、データ検出用Eタイプ、n チャンネルMOSトランジスタを直列にしたものである。データ検出用トランジスタQnD0 $\sim Q$ nDm のゲートが全て"H"ならばプログラムは終了で、Vx は"L"となる。

【0048】また、同図(c), (d)では、データ検出用トランジスタとしてEタイプ、p チャンネルMOSトランジスタQpD0 \sim QpDm を用い、プログラム終了検知回路8にEタイプ、n チャンネルMOSトランジスタQn29 を用いている。このような構成においても、

(a) と同様に、書込みを終了するか否かを検出することができる。

【0049】上記した図12(a)のように、検出用トランジスタQn DO~Qn Dmを並列に接続した場合には、ビット線の数1000ビットになっても、適正な検出が可能である。同図(b)のように、それらのトランジスタを直列に接続した場合には、隣接するトランジスタのソースとドレインを共通化できることから、パターン面積を小さなものとすることができる。

【0050】図13は、図12の回路を、1トランジス タ型(NOR型)のフラッシュEEPROMに適用した※ ※場合を示す実施例である。NOR型のフラッシュEEP ROMでは、書込み終了時にデータが反転する。このため、図13に示すように、FFにおける図12とは逆の 端子をデータ検出用のトランジスタに接続すればよい。

【0051】次に、NOR型のフラッシュEEPROMについての実施例について説明する。特開平3-250495号公報の第6図に、NOR型のメモリセル構造を採用しつつ、NAND型のものと同程度の高集積度を達成したメモリが記載されている。このメモリにおいては、書き込み、消去動作をともにF-Nトンネル電流で行うことができる。このメモリに、前述のような、本発明の実施例における一括ベリファイ回路を適用することにより、書き込みベリファイ時間を大幅に短縮可能である

【0052】このようにした実施例を、図14、15を参照して説明する。この実施例の回路構成は、図14に示される。この装置が、NAND型E² PROMと異なる点は、以下の点にある。即ち、メモリセルブロックMCB中のメモリセルMCに書き込むデータはデータラッチDRにラッチされる。このデータラッチDRの反対側のノードから、検出トランジスタへ信号を出力するようにしている。

【0053】図15に、データを書き込み済のセルと消去済のセルのしきい値V_{tt}の分布を示す。

【0054】消去(イレーズ)、書き込み(ライト)及び読み出し(リード)の多動作における、各部位への印加電圧は表4に示される。

[0055]

	BSL	B L	WL	V_{ss}
イレーズ	0 v	フローティング	20 v	0 v
ライト				
"0"ライト(Vth >5)	2 2 v	0 v	0 v	フローティング
"1"ライト(V _{th} <5)	2 2 v	20 v	0 v	フローティング
非選択セル	22 v	0 v / 2 0 v	1 0 v	フローティング
リード	5 v	0 v / 5 v	_	0 v

次に、消去動作について説明する。データ書き換え対象 としてのブロックを、そのブロックのローデコーダによ って選択する。且つ、選択メモリセルに対応するビット 10 線をフローティング状態とし、ワード線を20vとす る。これにより、選択メモリセルのフローティングゲー トへ電子を注入する。この注入は、F-N電流により行 われる。このため、電流量は極めて少ない。よって、数 1000ビット分のメモリセルに対して同時にイレーズ することができる。

【0056】イレーズ後のベリファイ動作は、一括ベリ ファイ動作により行われる。即ち、ワードラインに例え ば5vを加える。このとき、イレーズ対象としたメモリ セルは、イレーズ動作によって、そのしきい値が十分に 20 正方向へシフトしているか否かによって、オフ/オンす る。つまり、オフであれば、イレーズOKであることが わかる。

【0057】より詳しくは、ベリファイ動作は次のよう にして行われる。信号PREが"L"レベルとなり、ト ランジスタTme がオンする。これにより、このトラン ジスタ Tree を介して、プリチャージ線 P R E C L は V 。によってプリチャージされる。このとき、セレクト線 BSLを5vとして、セレクトゲートSGをオンする。 これにより、ビット線BLもプリチャージされる。ワー 30 ドラインWLのうちの選択対象とするものを5vとす る。このとき、メモリセルのうち十分にイレーズがなさ れた/なされないメモリセルはオフ/オンする。メモリ セルがオフ/オンすれば、ビット線BL即ちプリチャー ジ線PRECLのプリチャージ電位は保持/放電され る。このときのプリチャージ線PRECLの電位をセン スアンプで検知し、データラッチDRにラッチしてお く。この後、信号ERVを"H"として、データラッチ DRの内容をノードNAに読み出す。ノードNAの電位 は、そのノードNAに対応するカラムにおける複数のメ 40 モリセルの全てがイレーズOKの場合には "L" とな り、メモリセルの1つにでもイレーズNGがあれば "H"となる。ノードNAの電位はベリファイトランジ スタTve のゲートに加えられる。このトランジスタTve はノードNAの "L/H" によってオフ/オンする。オ フ/オンによって、一括ベリファイセンス線 Lνε の電位 はVs レベルにならない/なる。以上の動作は、各カラ ム毎に行われる。従って、一括ベリファイセンス線Lve のレベルは、全カラムの全セルについてベリファイOK の場合には"H"となり、どこかのカラムのどこかのセ 50

ルが1つでもベリファイNGの場合には "L" となる。 【0058】次に、書き込み動作(プログラム動作)に ついて説明する。プログラム対象としてのブロックのワ ード線を0 v とする。その他のブロックのワード線は1 0 v とし、各メモリセルにおけるドレイン - ゲート間の 電界ストレスを緩和しておく。プログラム対象ブロック において、フローティングゲートから電子を引き抜きた いメモリセルにつながるビット線を選択的に20 v と し、プログラムする。

【0059】プログラムベリファイは、ベリファイ読み 出し時におけるプリチャージ線PRECLの電位の"H /L"レベルと、プログラムデータの"0/1"とによ って判断される。ただし、一括ベリファイは、信号PR Vを "H"とすることにより行う。そして、プログラム NGの場合には再書き込みを行う。この再書き込みにお いて、"0"ライトOKのセルにつながるプリチャージ 線PRECLは、"L"レベルに放電される。そのた め、再書き込み時に、ビット線が "L" レベルにあるこ とから、フローティングゲートからの電子の放出は起ら ない。これに対し、"1"ライトOKのセルにおいて は、しきい値が十分に下っている。このため、再プログ ラム時、プリチャージ電位は、"1"ライトOKのセル を介して放電され、"L"レベルになる。よって、再プ ログラムしても、"1"ライトOKのセルのしきい値は 変化しない。これに対し、プログラムNGつまり"1" ライトNGの場合は、プリチャージ電位の放電による低 下はない。このため、"H"レベルが再びラッチされ、 再びプログラムされることになる。

【0060】以上説明したような実施例には、次のよう な効果が得られる。セル構造がNAND型セルと同一で あるため、微細化可能であり、チップを小形化できる。 さらに、セル自体はNOR型であるため、動作電流 I cell が大きく、高速でのランダムアクセスが可能であ る。さらに、ページライト/ページリードが可能であ る。

【0061】図12(b), (c)の実施例において は、データ検出用トランジスタのゲートを直接ビット線 BLiに接続しても同様な作用が実現できる。このよう な例を、図16(a), (b) にそれぞれ示す。同様 に、図13(a), (d)の実施例においては、データ 検出用トランジスタのゲートを直接ビット線BLiに接 続しても同様な作用が実現できる。これを、図17 (a), (b)にそれぞれ示す。

【0062】また、図12, 13, 16, 17では、シ ングルビットライン方式を採用しているが、オープン或 いはフォールデッドビットライン方式とすることもでき る。データ検出用トランジスタと、COMSフリップフ ロップFFと、選択ビット線の構成を、本実施例と同様 とすればよい。

【0063】図12, 13, 16, 17は、データ検出 用トランジスタとCMOSフリップフロップFFと選択 ビット線の構成を模式的に示すものであり、種々のビッ トライン方式においても同様に実施することができる。 【0064】続いて、本発明のさらに別の実施例につい て説明する。以上に説明した各実施例では、ビット線の 一端に設けられたCMOSフリップ・フロップ(データ ラッチ兼センスアンプ回路)の一端を検知用トランジス タのゲート電極に接続している。そしてアドレス信号に よらず、全てのデータラッチ内の内容が"1"書込みデ ータであるか否かを検知して、書込み状態が十分である か否かを検知している。

【0065】このため、不良カラム番地や救済用に設け られた未使用冗長カラム番地のデータラッチ回路のデー 20 タも検知してしまう。本来なら書込み状態は十分である のに、不十分であるが如くに検知してしまい、書込みが 終了しないという問題が生じる原因となる。つまり、デ ータ書込み後の書込み状態確認動作が、不良カラム番地 或いは未使用カラム番地の影響で、誤動作してしまう虞 れがある。

【0066】そこで本実施例では、再書込みデータを検 知する検知回路の誤動作を救済する手段を設けている。 これによって、不良カラム番地或いは未使用カラム番地 の書込み状態の影響を受けることなく、本来使用してい 30 るカラム番地についてのみの書込み状態の検知を可能に している。

【0067】基本的な構成は図1~図7に示す第1実施 例と同様である。第1実施例に加えて、本実施例では、 書込み終了検知回路の誤動作の救済のために、後述する ように、書込み終了検知用MOSトランジスタにヒュー ズ及び不揮発性メモリを接続している。

【0068】図18(a)は、書込み/書込み確認時の アルゴリズムを示している。プログラム・コマンドが入 力されると、冗長カラムを含む全てのカラム番地のデー 40 タラッチ回路に"1"プログラム・データが自動的にラ ッチされる。ここで、全てのカラム番地とは、セルアレ イが分割され且つデータラッチ回路も分割されている場 合には、選択された分割部分の全てのカラム番地を指 す。

【0069】書込み動作は第1実施例と全く同様であ り、書込み確認動作についても第1実施例と略同様であ る。但し、前掲の表1において、不良カラム番地及び未 使用カラム番地のメモリセルは、データ入力前に"1" にリセットされている。このため、書込みデータやメモ 50 VF2を0vにし、さらにVDTCをVacとする。書込

リセルのデータに拘らず、再書き込みデータは常に "1"となる。

【0070】図18(a)に示されるアルゴリズムに従 って書込み/書込み確認動作を行えば、例えば不良カラ ム番地に"O"が書込めないメモリセルがあっても、こ のメモリセルに影響されて書込み終了検知動作が誤動作 することはない。より具体的にいえば、書込み状態は十 分であるにも拘らず、不良カラム番地や未使用カラム番 地のメモリセルの影響を受けて、書き込み不十分である と誤って検知して書込みが終了しない、という問題を未 然に防止することができる。

【0071】図18(b)は別のアルゴリズムを示す。 例えば、ある不良カラム番地のビット線が接地電位とシ ョートしているとする。この場合、図18(a)のよう に、"1"プログラム・データをセットすると、中間電 位VMがこのビット線に印加されることになる。これに より、中間電位VMが接地電位とショートする。これに より、昇圧回路で発生されるVMが所定の電圧まで昇圧 されない場合がある。

【0072】このため、図18(b)に示されるアルゴ リズムでは、外部からのデータ入力後、未使用カラム番 地(含む不良番地)にのみ"0"プログラム・データを 自動的にセットする。また、ベリファイ読出し後に未使 用カラム番地に"1"プログラム・データを自動的にセ ットする。このようにすれば、ビット線のリークという 不良にも影響されず、信頼性の高いNANDセル型EE PROMが実現される。なお図18(a), (b)のい ずれにおいても、破線内の部分は自動的にEEPROM 内部で行われることを示している。

【0073】図19 (a) に、図6に示されるCMOS フリップ・フロップのデータラッチ兼センスアンプと書 込み終了検知用トランジスタを模式的に示す。また、図 17 (b), (c)に、書込み終了検知回路の誤動作教 済のために、書込み終了検知用MOSトランジスタにヒ ューズFu1, Fu2を接続した例を示す。図17

(b) は書込み終了検知用MOSトランジスタのソース と接地線の間に、ポリSi線やAl線からなるヒューズ Fu1を設けている。EEPROMテスト後にこれらの ヒューズFulのうち、不良カラム番地や未使用カラム 番地におけるヒューズFu1はレーザ光などで切断され る。これによってヒューズFu1が切断されたカラム番 地に関しては、書込み終了検知動作は行われなくなる。

【0074】図19(c)は、ヒューズFu2として、 不揮発性メモリセルを用いたものである。この不揮発性 メモリセルをヒューズとして用いるために、まず紫外線 を当て、ヒューズデータを消去(初期化)する。つま り、例えば、メモリセルFu2のVthを負とし、又はO < V_{th} < V_{cc} とする。ヒューズデータをプログラムする ために、VF1を例えばV。以上のVM程度に印加し、

み終了検知用MOSトランジスタのソースと接地電位との間を切断しようとするカラム番地につながるラッチに"0"プログラム・データをラッチさせる。切断しようとしないカラム番地につながるラッチには"1"プログラム・データをラッチさせる。"0"データをラッチしているカラム番地におけるメモリセル(ヒューズFu2)には電流が流れ、ホットエレクトロン注入によってその V_{th} が上昇していく。"1"データをラッチしているカラム番地におけるセル(ヒューズFu2)には電流が流れないのでその V_{th} は上昇しない。この場合、VF 102を V_{cc} とし、VDTCを0 v としてもよい。

【0075】通常動作時には、各部の電位を次のようにする。即ち、ヒューズデータの消去時のメモリセルのVth が負となった場合には、メモリセルのVth を正とし、VF1を接地電位として、メモリセル(ヒューズFu2)を切断状態とする。メモリセルのVth が、データ消去時に、0 < Vth < Vcc の範囲にある場合には、そのメモリセルのVth をVth > Vcc とし、VF1 = Vcc とし、VF2を接地して、メモリセルの切断状態を得る。

【0076】ヒューズ用メモリFu2のデータ消去に当り、VF1を接地電位とし、VF2を V_{cc} 以上のVM程度とし、トンネル電流によって、ヒューズの V_{th} を、 V_{th} < 0 v或いは0 v $< V_{th}$ $< V_{cc}$ としてもよい。

【0077】図20(a)は、図19(c)に示される回路中のある1つのカラムに着目したものである。図20(b)は、図20(a)の書込み終了検知用MOSトランジスタとヒューズ用不揮発性メモリの平面図である。図20(c)は、同図(b)のX-X′断面図である。書込み終了検知用MOSトランジスタとヒューズ用不揮発性メモリは、NAND型メモリセルの形成時にそれらと同時に形成される。書込み終了検知用MOSトランジスタのゲート電極は、NANDセルの選択ゲートと同様に、2層の構造を有し、素子分離用絶縁膜12上で、これらの2層のゲートは互いに接続される。

【0078】書込み終了検知用MOSトランジスタ及びヒューズ用不揮発性メモリセル等の第1の素子は、NANDセルにおける選択トランジスタ及びメモリセル等の第2の素子と同様に形成される。例えば、第1の素子のn型拡散層の濃度は、ホットエレクトロンの注入により、プログラムしやすいように多少濃くしてもよい。例えば、第1の素子のn型拡散層の濃度を、第2の素子より濃いn型拡散層を持つ周辺トランジスタのn型拡散層の濃度とする。そして、第2の素子を、周辺トランジスタのn型拡散層と同時に形成してもよい。

【0079】図21は、書込み終了検知用MOSトランジスタとヒューズ用不揮発性メモリセルの他の例を示している。同図(a)は素子構造断面図、(b),(c)は(a)の等価回路図である。ヒューズ用不揮発性メモリセルへのプログラムは、図20のものと同様にして行われる。VF2を接地してプログラムする場合は、図250

1 (b) に示すようになる。VDTCを接地してプログラムする場合は、図21 (c) のようになる。また、この構造は、図20に示されるトランジスタと同様にして形成される。

【0080】また、図20、図21に示される不揮発性メモリセルにプログラムする場合には、電源電位V を通常動作時よりも高くして行うと効率が良い。また、さらに、CMOSフリップ・フロップの電源VMBを、例えば、V 以上のVMにしてプログラムすると効率が良い。

【0081】図22は、図19(b), (c)に示されるヒューズを有する回路において、NANDセル型EEPROMに対するプログラムアルゴリズムを示している。

【0082】プログラム・コマンド投入(S1)後、自動的に未使用カラム(不良カラムを含むものとする)番地を含む全カラム番地に"0"プログラムデータがセットされる(S2)。その後、ページモードでプログラムデータが入力され(S3)、自動的に書込み/書込み確認/書込み終了検出が行われる(S4~S7)。未使用カラムに"0"プログラムデータをセットするのは、プログラム時に未使用ビット線に中間電位VMが印加されないようにするためである。且つ、VMが昇圧回路の出力であり、未使用ビット線が例えば接地電位とショートしているとすると、VMが所定の電位に昇圧されないからである。

【0083】図23は図19(b)の他の例を示している。同じカラムアドレス選択信号CSLiを共有するビット線に書込み終了検知用MOSトランジスタが接続されている。これらのトランジスタに対するヒューズは共有してもよい。この方がレイアウト面積が小さくなる。当然このヒューズは不揮発性メモリで代用してもよい。当然このヒューズは不揮発性メモリで代用してもよい。【0084】次に、上述した救済手段を図8~11に示される第2実施例に適用した実施例について説明する。基本的な動作は第2実施例と同様である。この実施例でも、図18に示すアルゴリズムでプログラムすれば、未使用カラム番地の影響による書込み終了検知回路の誤動作を可及的に少なくすることができる。

【0085】また、図24に示すように、ヒューズを用いて図22のアルゴリズムに従ってプログラムしてもよい。図24(a)の場合、1つのデータラッチ兼センスアンプには、2つの書込み検知用MOSトランジスタが接続されている。これらの2つのトランジスタには、それぞれ、1つずつヒューズが接続されている。プログラム時のヒューズ切断は、2つのヒューズについて同時に行われる。よって、図24(b)のように、1つのヒューズを用いるようにしてもよい。また、図24(a),(b)において、ヒューズとして不揮発性メモリを用いることもできる。

【0086】図19(b), (c)の回路を、図25

(a), (b) のようにそれぞれ変更しても、同様の機 能を持たせることができる。また、図26(a),

(b) のように、検知用MOSトランジスタとして、p チャネルEタイプMOSトランジスタを用いてもよい。 図27は、ビット線に直接検知用MOSトランジスタを 接続した場合の例を示す。この例においてもヒューズに 不揮発性メモリを用いることができる。

【0087】図28は第3実施例を説明するためのタイ ムチャートである。全カラム番地におけるデータラッチ 兼センスアンプ回路に、それぞれ"0", "1"プログ ラムデータを一括してラッチさせる動作を説明するため のものである。

【0088】図6(a)において、øFは"L"を維持 し、I/Oが "H" となり、/I/Oが "L" となり、 φSP= "L", φSN= "H" となる。続いて、φR P = "L", $\phi RN = "H"$ となって "1" ラッチが終 了する。

【0089】 "0" ラッチの場合は、同図(b) のよう に、I/O= "L", /I/O= "H" となる。FFが 非活性となった後、先ずφRP= "L", φRN= "H"となる。続いて、φSP= "L", φSN= "H" となる。

【0090】図29は第4実施例を説明するためのタイ ムチャートである。このチャートは、全カラム番地にお けるデータラッチ兼センスアンプに、"0"又は"1" プログラムデータをラッチさせるときの動作を示してい ータ "0" 又は "1" に合わせて電位が決まる。φP= "H", $\phi N =$ "L" となってFFが非活性化される。 この後、φEが"H"となって、イコライズされる。イ コライズ終了後、全カラム選択信号CSLが"H"とな り、 ϕP = "L", ϕN = "H" となり、ラッチされ

【0091】なお、図28及び図29でいうところの全 カラムとは、例えばセルアレイが分割されており、それ に応じてデータラッチ兼センスアンプも分割されている 場合には、選択された部分についての全カラムをいう。 また、図8では、オープンビットライン方式をとってい るが、フォールデッドビットライン方式についても同様 に適用できる。

【0092】図30は、第3実施例の変形例であり、1 つのCMOSフリップ・フロップFFを隣り合う2本の ビット線で共有する場合を示している。ビット線BLの うちの、フリップ・フロップFFと反対側端にpチャネ ルEタイプの書込み検知用MOSトランジスタT1, T 2のゲートを接続している。同じカラム選択信号 CSL iで選択されるビット線にゲートが接続される書込み検 知用トランジスタT1, T1; T2, T2のヒューズF 1, F2は図30に示すように共有できる。また、ヒュ ーズF1,F2を電源電位V。と書込み検知用トランジ 50 力(CSLOr~CSLkr)である。ビット線BLO

スタT1, T2のソースとの間に入れることもできる (図31(a))。この場合には、2つのヒューズを1 つのヒューズFで共有化することができる(図31 (b)) a

【0093】このように第3及び第4実施例によれば、 先に説明した第1及び第2実施例と同様の効果のほか、 次のような効果も得られる。すなわち、書込みベリファ イ読出しの結果を検知する際に、未使用カラム番地或い は不良カラム番地の影響を受けることなく、書込み状態 確認を行うことができる。これにより誤動作の極めて少 ない書込み終了検知回路を備えたEEPROMを得るこ とができる。

【0094】次に、本発明の第5実施例について説明す る。図32は、第5実施例のNANDセル型EEPRO Mのブロック図である。メモリセルアレイ1に対して、 データ書込み、読出し、再書込み及びベリファイ読出し を行うためのビット線制御回路2が設けられている。こ のビット線制御回路2は、データ入出力バッファ6につ ながっている。カラムデコーダ3の出力は、ビット線制 20 御回路2を介して、メモリセルアレイ1に加えられる。 カラムデコーダ3は、アドレスバッファ4からのアドレ ス信号と、カラム・リダンダンシー回路10の出力であ る冗長アドレス信号とを受ける。アドレスバッファ4か らのアドレス信号は、カラムリダンダンシー回路10に 加えられる。また、メモリセルアレイ1における制御ゲ ート及び選択ゲートを制御するために、ロウ・デコーダ 5が設けられている。メモリセルアレイ1が形成される p基板又はn基板の電位を制御するため、基板電位制御 回路7が設けられている。

【0095】プログラム終了検出回路8は、ビット線制 御回路2にラッチされているデータを検知し、書込み終 了信号を出力する。書込み終了信号は、データ入出力バ ッファ6を介して外部へ出力される。また、アドレス信 号とは無関係にビット線を所定の電圧に充電するため、 ビット線充電回路9が設けられている。メモリセルアレ イ2の等価回路は図2に示される。

【0096】図33は、メモリセルアレイ1と、ビット 線制御回路2と、ビット線充電回路9の具体的な構成を 示す。図2に示すNANDセルNCがマトリックス状に 配置されている。 $NCijr(i=0\sim k, j=0\sim$ n) は冗長部である。データラッチ兼センスアンプR/ WO~R/Wm, R/WOr~R/Wkrは、それぞれ nチャネル、EタイプMOSトランジスタのデータ転送 用トランジスタQFn0~QFnm, QFn0r~QF nkrを介して、ビット線BLO~BLm, BLOr~ BLkrに接続されている。データラッチ兼センスアン プR/Wの入力であるカラム選択信号CSL0~CSL m, CSLOr~CSLkrは、カラム・デコーダ4の 出力CSL0~CSLmとリダンダンシー回路10の出

~BLmのうち、(k+1)本までは冗長部のビット線 BLOr~BLkrで置き換えることができる。

【0097】nチャネルEタイプMOSトランジスタQ Rn0~QRnm, QRn0r~QRnkrはリセット 用トランジスタであり、ビット線を接地電位にリセット するためのものである。nチャネルEタイプMOSトラ ンジスタQPn0~QPnm,QPn0r~QPnkr は充電用トランジスタで、必要に応じてビット線充電電 圧VBLをビット線に転送する。

【0098】ヒューズFO~Fm, FOr~Fkrは、 充電用トランジスタとVBLとの間を切断するためのも ので、不良ビット線を含む未使用ビット線に接続されて いるものは全て切断される。例えば、ビット線BL2を 冗長ビット線BLOrに置き換えた場合には、ヒューズ F2を切断する。残りの冗長ビット線BL1r~BLk rを使わない時には、ヒューズF1r~Fkrは全て切 断される。

【0099】図34は書込み時の動作を示す。書込み動 作に先立って、全てのデータラッチ兼センスアンプR/ Wは、"0"プログラムデータにリセットされる。その 後、データ線 I / O, / I / Oからプログラムデータが R/Wに転送され、ラッチされる。全R/Wにデータが ラッチされる間、ビット線と制御ゲートと選択ゲートの ブリチャージが行われる。ビット線リセット信号φRが "L"となった後、ビット線プリチャージ信号 φ P と充 電電圧VBLとが電源電圧V。となる。使っていないビ ット線以外のビット線、つまり使用されるビット線はV 。に充電される。NANDセルの制御ゲートCG1~C G8と選択ゲートSG1とが V_{cc} に充電される。選択ゲ ートSG2は書込み動作中、接地電位とされる。この 後、ビット線プリチャージ信号 o Pと充電電圧VBLと が中間電位VM(10v程度)に昇圧され、ビット線B Lと制御ゲートCG1~CG8と選択ゲートSG1もV Mに昇圧される。

【0100】データラッチが終了した後、プリチャージ 信号φPは"L"となり、データ転送信号φFがV。。と なりその後VMまで昇圧される。ラッチされたプログラ ムデータによって、"0"データがラッチされているビ ット線のみが接地電位にされる。また、選択された制御 ゲート(ここではСС2)が高電圧Vヵ (20 v程度) まで昇圧される。不良ビット線を含む使用していないビ ット線は、データラッチ動作前に、対応するR/Wが "0" プログラムデータにリセットされていることか ら、接地電位のままである。 R/Wに"0"プログラム データがラッチされているビット線に接続されるメモリ セルでは、しきい値が上がる。R/Wに"1"がラッチ されているビット線に接続されるメモリセルでは、しき い値は変化せず、消去時のしきい値を保持する。

【0101】制御ゲートCG1~CG8と、選択ゲート SG1が接地電位にリセットされた後、データ転送信号 50

φ F が接地され、リセット信号φ R が "H"となってビ ット線は接地電位にリセットされる。

【0102】この書込み動作中、データロードに先立っ て行われる、全R/Wを"0"プログラムデータにリセ ットする動作と、ビット線充電回路のヒューズ切断動作 とによって、使用していないビット線に中間電位VMが 印加されることはない。

【0103】図35は読出し動作を示している。リセッ ト信号 ϕ Rが "L" となってプリチャージ信号 ϕ Pが "H"となる。これによって、使用していないビット線 以外の全ビット線はVBL(典型的にはV。)に充電さ れる。選択された制御ゲート(ここではCG2)を接地 し、残りの制御ゲートCG1, CG3~CG8を"H" (典型的にはVa) とする。"0" データが書込まれた メモリセルのしきい値が高いため($V_{th}>0$ v)、ビッ ト線電位は"H"のままである。"1"データが書込ま れたメモリセルのしきい値が低い($V_{th} < 0$ v)ことか ら、ビット線電位は"L"となる。メモリセルのデータ が、ビット線電圧として、ビット線に出力された後、デ ータ転送信号φFが"H"となって、データラッチ兼セ ンスアンプR/Wでビット線電圧はセンスされる。な お、メモリセルの各部の電位は表2と同様になる。

【0104】このように本実施例によれば、ビット線充 電回路のヒューズ切断によって、不良ビットを救済する ことができ、先に説明した第3及び第4の実施例と同様 の効果が得られる。

【0105】図36は第6の実施例を示す図で、図33 と同様、メモリセルアレイ1とビット線制御回路2とビ ット線充電回路9の具体的な構成を示している。

【0106】隣り合う2本のビット線BLaiとBLb i, BLajr $\exists\, B\, L\, b\, j\, r$ ($i=0\, \cdots m,\ j=0\, \cdots$ k)に対してそれぞれデータラッチ兼センスアンプR/ Wi, R∕Wjr (i=0…m, j=0…k) が1つず つ配置される。ビット線BLaiに対してデータ転送信 号φFα、リセット信号φRα、プリチャージ信号φΡ a が用意される。ビット線BLbiに対して ϕ Fb, ϕ Rb, φ Pb が用意される。また、ビット線充電電圧電 源VBLはBLai, BLbiに対して共通に用意され る。

【0107】図37、図38はそれぞれ書込み、読出し 40 動作を示している。BLaiが選択された場合、BLa i に関しては図33の実施例と同様に動作する。非選択 ビット線BLbiは、書込み動作中、中間電位VMに充 電されたままでBLbiに接続されるメモリセルへの誤 書込みを防止する。また、BLbiは読出し動作中は接 地された状態を保ち、ビット線間のカップリングノイズ を抑制する働きをする。メモリセルの各部の電位を表5 に示す。

[0108]

	表 5			
	消去	書	込 み	読出し
		"0"	"1"	
ビット線BLai	フローティング	0 v	1 0 v	5 v
ビット線BLb i		1 0 v	1 0 v	0 v
選択ゲートSG1	0 v	1 0 v	1 0 v	5 v
制御ゲートCG1	0 v	1 0 v	1 0 v	5 v
制御ゲートCG2	0 v	2 0 v	20 v	0 v
制御ゲートCG3	0 v	1 0 v	1 0 v	5 v
制御ゲートCG4	0 v	1 0 v	1 0 v	5 v
制御ゲートCG5	0 v	1 0 v	1 0 v	5 v
制御ゲートCG6	0 v	1 0 v	1 0 v	5 v
制御ゲートCG7	0 v	1 0 v	1 0 v	5 v
制御ゲートCG8	0 v	1 0 v	1 0 v	5 v
選択ゲートSG2	0 v	0 v	0 v	5 v
ソース線	フローティング	0 v	0 v	0 v
基板	2 0 v	0 v	0 v	0 v

図39は、図33の実施例の変形例である。ここでは、 4種類のデータI/O線I/O0 \sim I/O3 ϵ 用いてお り、且つ4つのデータラッチ兼センスアンプR/Wに共 通のカラム選択信号CSLiが入力される。CSLiが 共有に入力される4つのビット線のうちの1本にでもリーク不良があると、4本まとめて救済しなければならな い。このため、この実施例ではヒューズは4本分を1本 にまとめてある。図36に示される実施例でもこれと同様に、図40に示すようにCSLiを共有に入力する複数本のビット線のヒューズを1本にまとめることができる。

【0109】図41は図36に示される実施例の変形例である。図41の例が図40に示される実施例と違う点 30は、ヒューズをBLai用のヒューズFaとBLbi用のヒューズFbに別けた点にある。この場合、2つのヒューズFa, Fbを設けることから回路面積が大きくなるのが避けられない。しかし、BLaiとBLbiに関して別々に救済できることから、救済効率は高くなる。この救済方法について図42、図43を参照して詳しく説明する。

【0110】図42は図36の実施例を模式的に示すものである。カラム選択信号CSLiのみで救済を行うと、図42(a)に示すように、BLaiとBLbiと 40を同時に置き換えることになる。図40の場合も同様に、BLai0~BLai3とBLbi0~BLbi3とを同時に置き換えることになる。これに対し、図36の実施例では、図42(b)に示すように、BLaiのみ或いはBLbiのみを、冗長部BLajr又はBLbjrに動作上問題なく置き換えることができる。このためには、カラム選択信号CSLiとデータ転送信号のFa(又はのFb)との論理積で救済を行うことになる。【0111】図43は図41を模式的に示すもので、図42(b)と同様、BLai0~BLai3のみをBL50

ajr0~BLajr3に、又はBLbi0~BLbi3のみをBLbjr0~BLbjr3に置き換えることができる。この場合、ヒューズは図41のように接続しておけばよい。図42、図43から明らかなように、BLaとBLbの配置関係さえ守って救済すればよい。

【0112】図44は、1つのデータラッチ兼センスアンプR/Wを、4本のビット線で共有している実施例を示す。BLa1iとBLb1iは隣合う関係にある。R/Wを挟んで対称に、BLa2iとBLb2iとが配置される。このような場合にあっても、BLaとBLbの配置関係を守って、CSLiと ϕ Fa1, ϕ Fa2, ϕ Fb1, ϕ Fb2との論理をとって、 \mathbb{Z} 946のように様々な救済方法が実施できる。

【0113】具体的には、図45 (a)では、同一のR /Wに接続された4本のビット線BLa1i, BLa2 i, BLb1i, BLb2iを同時に置き換える。図4 5 (b)では、2本のビット線BLa1i, BLa2i 又はBLb1i, BLb2iを単位として置き換える。 図46 (a)では、2本のビット線BLa1i, BLb 1i又はBLa2i, BLb2iを単位として置き換える。 また、図46 (b)では、1本のビット線毎に冗長 部のビット線と置き換えることになる。

【0114】図39、図40及び図41の実施例において、それぞれ図47、図48、図49のように、プリチャージ用MOSトランジスタやリセット用のMOSトランジスタを、カラム選択信号CSLiを強要するビット線について共用化させてもよい。ビット線をプリチャージ又はリセットするとき、つまり ϕ R又は ϕ Pが"H"となるとき、 ϕ PRを"H"とする。この例では信号 ϕ PRが別に必要となるが、リセット用又はプリチャージ用のMOSトランジスタの数を減少させることができる。

【0115】また、第5の実施例以降ではビット線充電

回路と終電電圧電源線との間に不良ビット救済のための ヒューズを設けたが、これらの実施例と第3、第5の実 施例とを併用して用いることも可能である。

【0116】以上、第1~第6の実施例を用いて、書き込みベリファイの時間を短縮するための種々の回路構成を説明してきた。続いて、消去ベリファイに本発明を用いた実施例を説明する。

【0117】図50は本発明の第7実施例に係るNAN D型EEPROMを用いた不揮発性半導体メモリ装置を 示すブロック図である。メモリセルアレイ1に、データ 10 書き込み、読み出し、書き込み及び消去ベリファイを行 うためのセンスアンプ兼ラッチ回路2が接続されてい る。メモリセルアレイ1は、複数個のページからなるブ ロックに分割されている。このブロックが最小消去単位 となるものである。センスアンプ兼ラッチ回路2は、デ ータ入出力バッファ6につながっている。アドレスバッ ファ4からのアドレス信号がカラムデコーダ3に入力さ れる。カラムデコーダ3からの出力がセンスアンプ兼ラ ッチ回路2に入力される。メモリセルアレイ1に、制御 ゲート及び選択ゲートを制御するためにロウデコーダ5 が接続されている。メモリセルアレイ1が形成されるp 型領域(p型基板またはp型ウェル)の電位を制御する ための基板電位制御回路7が、メモリセルアレイ1に接 続されている。

【0118】ベリファイ終了検知回路8は、センスアンプ兼ラッチ回路2にラッチされているデータを検知し、ベリファイ終了信号を出力する。ベリファイ終了信号は、データ入出力バッファ6を通じて、外部に出力される。

【0119】図51にセンスアンプ兼ラッチ回路2と、30メモリセルアレイ1及びベリファイ終了検出回路8との、接続関係を示す。図51の回路では、センスアンプ兼ラッチ回路FFの第1の出力により制御される検知手段(検知用トランジスタQn12)が設けられている。検知用トランジスタQn12としてはEタイプnチャネルMOSトランジスタが用いられている。このトランジスタQn12は、各ビット線BLiに接続された各センスアンプ兼ラッチ回路FFにそれぞれ設けられている。各検知用トランジスタQn12は、図51に示すように、そのドレインをセンスラインVDTCEに共通に接40続することにより、並列に設けられる。

【0120】次に、図52のフローチャートを用いて先ず消去動作を説明する。消去のコマンドが入力されると、消去ベリファイサイクルにはいる。もし消去状態にあることが検出されると、その時点で消去終了となる(ステップ101のYES)。ステップ101でメモリセルが消去されていないことが検知されると、消去動作にはいり(ステップ102)、その後ベリファイ動作を行う(ステップ103)。ベリファイNGであれば、所定の回数消去及びベリファイを繰り返す(ステップ1050

4)。

【0121】次に、消去の確認動作について説明する。 ③ 消去動作では、メモリセルが形成されるp型領域 (p型基板又はpウェル)に高電圧(例えば20v)を 与え、制御ゲートにVSSを与える。これによって、メ モリセルのしきい値は負の方向にシフトする。

② 次に メモリセルのデータを読み出す。ΦFの"H"の状態 で、まずΦspを"H"、Φsnを"L"、Φrpを "H" $\nabla \Phi r n \Phi$ "L" $\nabla \nabla \Phi r n \Phi$ "L" $\nabla \nabla \nabla \Phi r n \Phi$ "L" $\nabla \nabla \nabla \Phi r n \Phi$ "L" $\nabla \nabla \nabla \Phi r n \Phi$ "D" $\nabla \nabla \nabla \Phi r n \Phi$ "L" $\nabla \nabla \nabla \Phi r n \Phi$ "D" $\nabla \nabla \nabla \Phi r n \Phi$ "L" $\nabla \nabla \nabla \Phi r n \Phi$ "D" $\nabla \Phi r \Phi r \Phi$ "D" $\nabla \Phi r \Phi$ "D" $\nabla \Phi r \Phi r \Phi$ "D" を非活性とする。この後、/ΦPを"L"としてビット 線をVCCにプリチャージする。次に、選択された制御 ゲートをVSSに、非選択の制御ゲートをVCCに、選 択された選択ゲートをVCCに、一定時間保持する。こ のとき、選択されたメモリセルが消去されて負のしきい 値を持っていれば、セル電流が流れ、ビット線はVSS になるまで放電される。 3 次に、Φspを "L"、Φ snを"H"とし、ビット線電位を検知する。そして、 Φrpを "L"、Φrnを "H" とすることによってデ ータをラッチする。 🏖 その後検知用トランジスタを用 いて、ベリファイが完了したか確認する。センスライン VDTCEは、前述のように、複数個のセンスアンプ兼 ラッチ回路の検知用トランジスタのドレインに、共通に 接続されている。もし全てのメモリセルが負のしきい値 を持つならば、センスラインVDTCEは"H"にな る。この場合は次のページの確認をする。1つでも正の しきい値のセルが残っていれば、VDTCEは"L"状 態になる。その場合は、VDTCEが"H"であると検 出されるまで、消去を繰り返し行う。検出結果は、デー タ入出力ピンまたはREADY/BUSYピンから、外 30 部に出力される。

【0122】本実施例では、データは1ページずつ確認された。しかしながら、1NANDブロック内の全ページに対して、1度に確認動作を行ってもよい。この場合には、選択されたブロック内の全制御ゲートにVSSを与え、この状態で読み出し動作を行う。このとき1つのメモリセルでも正のしきい値のものが残っていれば、そのビット線は放電されないことから、上記実施例と同じ方法で、検知可能である。

【0123】また、制御ゲートに与える電圧は、必ずしも、VSSレベルである必要はない。マージンを含める意味で、負の電圧を与えてもよい。また、制御ゲートにはVSSを与えて、ソースまたはソースとp型基板またはpウェルとに正の電圧を印加して、疑似的に、制御ゲートに負の電圧が印加された状態を作り出してもよい。また、検知用トランジスタのソースとVSSとの間にヒューズを設けても良い。不良ビット線に対応する、あるいはリダンダンシー用ビット線のうちの使用されないものに対応する、センスアンプ兼ラッチ回路のヒューズを切断しておけば、動作上問題ない。以上のようにして、消去の状態を検知することができる。

【0124】また、これらの動作をシステム的に制御す ることもできる。この場合システムは、NAND型EE PROMのブロックごとに、そのブロックが消去状態に あるか否かを記憶した管理テーブルを有する。ホストシ ステム、又は、不揮発性半導体メモリ装置の制御を行う コントローラは、消去を行う際、NAND型EEPRO Mの消去対象のブロックが、消去状態にあるかどうかを 検知するため、まず管理テーブルを参照する。参照結果 が、未消去であれば消去を行う。消去済を示す場合には さらなる消去動作を行わないようにしてもよい。

【0125】また、消去の確認は書き込み動作前にも有 効である。書き込み動作の前に、これから書き込もうと する領域が消去されているかどうか確認してもよい。こ の場合には、ブロック単位に行ってもよいし、ページ単 位で行ってもよい。

【0126】図51において、書き込みベリファイ動作 は、従来のものとほぼ同様であるので、詳しい説明は省

【0127】図53に、本発明の第8実施例を示す。基 本構成は図50と同じである。この第8実施例では、セ 20 ルアレイが2個のブロック1A,1Bに分けられ、これ らのセルアレイブロック1A, 1Bに共通のセンスアン プ兼ラッチ回路2が設けられている。図54はそのセン スアンプ兼ラッチ回路の構成を示している。Eタイプn チャネルMOSトランジスタQn16, Qn17と、E タイプpチャネルMOSトランジスタQp7, Qp9と で、フリップフロップFFを構成している。Eタイプn チャネルMOSトランジスタQn14, Qn15は、F Fのイコライズ用トランジスタである。Qn27,Qn 28は検知用トランジスタである。

【0128】EタイプnチャネルMOSトランジスタQ n18と、EタイプpチャネルMOSトランジスタQp 8とは、FF活性化用トランジスタである。Eタイプ n チャネルMOSトランジスタQn19とQn20は、F Fの2個のノードN1, N2とセルアレイブロック1 A, 1B内のビット線との接続用トランジスタである。 Qn25, Qn26はビット線のプリチャージ、リセッ 卜用のトランジスタである。Qn21~Qn24はビッ ト線とVCC配線との接続用トランジスタである。

【0129】このような構成の消去後のベリファイ動作 40 について説明する。ここでは、メモリセルアレイ1Aの ビット線BLaiが選択されている場合について説明す

【0130】まず、ビット線BLaiが3vに、BLb iが2v(リファレンス電位)にプリチャージされる。 その後、プリチャージ信号ΦPAとΦPBとが "L" と なって、ビット線BLaiとBLbiがフローティング 状態になる。次に、選択された制御ゲートをVSSに、 非選択の制御ゲートをVCCに、選択された選択ゲート をVCCにして、一定時間保持する。イコライズ信号に 50

よってCMOSフリップフロップがリセットされた後、 ΦA , $\Phi B \mathring{n}$ "H" となって、ノードN1, N2がそれ ぞれビット線BLai, BLbiに接続される。ΦPが "L"、ΦNが "H"となってビット線BLaiが読み 出される。読みだしたデータはラッチされる。その後、 検知用トランジスタQn27によって、一括検知され

【0131】次に、メモリセルアレイ1Bのビット線B Lbiが選択されているとする。まず、ビット線BLb iが3vに、BLaiが2v(リファレンス電位)にプ リチャージされる。その後、プリチャージ信号ΦPAと ΦPBが "L" となって、ビット線BLaiとBLbi はフローティング状態になる。次に、選択された制御ゲ ートをVSSに、非選択の制御ゲートをVCCに、選択 された選択ゲートをVCCにして、一定時間保持する。 イコライズ信号によってCMOSフリップフロップがリ セットされる。この後、ΦA, ΦBが "H" となって、 ノードN1, N2がそれぞれビット線BLai, BLb i が接続される。Φ P が "L"、Φ N が "H"となっ て、ビット線BLbiが読み出される。読み出したデー タはラッチされる。その後、検知トランジスタQn28 によって一括検知される。

【0132】メモリセルアレイ1Aの書き込みベリファ イ時には、Qn28を、検知トランジスタとして用い る。メモリセルアレイ1Bの書き込みベリファイ時に は、Qn27を検知トランジスタとして用いる。この様 に、メモリアドレスと消去・書き込みのモードに応じ て、そのベリファイ動作時に、いずれの検知トランジス タを用いるかを制御する。これによって、ベリファイ動 作を、1個の検知トランジスタによって、行うことがで きる。

【0133】図55は、本発明の第9実施例を示す。図 51の第7実施例では、センスアンプ兼ラッチ回路の両 方のノードに、各々検知用トランジスタを接続してい た。これに対し、第9実施例では、その回路の片方のノ ードにp型検知用トランジスタとn型検知用トランジス タを接続している。書き込みベリファイ時には、従来ど うり、n型検知用トランジスタを用いる。消去ベリファ イ時には、p型検知用トランジスタを用いる。消去後、 読みだし動作を行う。もし消去不十分のメモリセルがあ れば、センスアンプ兼ラッチ回路のビット線側ノードに "H"がラッチされ、ビット線と反対側のノードには "L"がラッチされる。これにより、p型検知用トラン ジスタはON状態になり、VDTCEは"H"レベルと なる。この電位を検知し、再び消去動作を行う。

【0134】図56には、本発明の第10実施例を示 す。図54の第8実施例では、センスアンプ兼ラッチ回 路の両方のノードに各々検知用トランジスタを接続して いた。これに対し、実施例では、その回路の片方のノー ドにp型検知用トランジスタとn型検知用トランジスタ

を接続している。メモリセルアレイ1Aの書き込みベリファイには、Qn28のn型検知用トランジスタを用いる。メモリセルアレイ1Aの消去ベリファイには、Qp29のp型検知用トランジスタを使用する。メモリセルアレイ2Aの書き込みベリファイには、Qp29のp型検知用トランジスタを用いる。メモリセルアレイ2Aの消去ベリファイには、Qn28のn型検知用トランジスタを用いる。

【0135】以上、消去ベリファイに本発明を用いた実施例を説明した。この構成も上述の書き込みベリファイ 10 と同様に、NOR型のセルに対しても適用可能であることは言うまでもない。

【0136】このように、本発明を消去ベリファイに用いることにより、以下のような効果が得られる。すなわち、消去ベリファイ動作を、データを外部に読み出すことなく高速に行うことが出来る。さらに、セルアレイが2個のブロックからなる場合には、一つの検知手段を、一方のメモリセルアレイブロックの書き込みベリファイとに用いることが出来る。これにより、一括ベリファイ回路の面積を縮小化することができる。さらに、消去動作に先立ち、選択されたブロックが消去状態にあるか否かを検出する手段を設けた。このため、書き換え処理等の際に不要な消去動作を行わなくても済む。これにより、高速化とともに信頼性を高めることができる。

【0137】続いて、一つの一括ベリファイ手段で、消去ベリファイと書き込みベリファイとを兼用される第1 1実施例を説明する。

【0138】この実施例の特徴は、以下の点にある。即ち、プログラムベリファイ及びイレーズベリファイを、256バイト分について同時に一括でリードして、OKかNGかを判定するために、一括ベリファイ制御回路BCを設けた。さらに、データレジスタ回路DRを、一括ベリファイを可能なものに構成すると共に、プログラムベリファイ後にプログラムベリファイNGとなって再プログラムを行うとき、プログラム完了ビットには再び書き込まないような構成とした。さらに、データレジスタ回路DRを上記の如くに制御するための再プログラム制御回路RPCを設けている。

【0139】以下に、図57のEEPROMについて全 40般的に説明する。図57のEEPROMは、8ビット分の出力を有するバイト構成かつ1ページ256バイトの構成のものを示している。メモリセルは、メモリセルアレイMCAの中にm行×256バイトのマトリクス状に配置されている。つまり、ローデューダRDからはm本のワードラインがでている。さらに、各バイトにおいては、8行のメモリセルを縦につないだ8NANDセルBCの8個を行方向に並べて1つのNANDセル行ユニットRUを構成し、この行ユニットRUの(m/8)個をカラム方向に並べている。各ユニットRUにおいて、各 50

8NANDセルBCのドレインは対応するビット線BLに接続され、ソースは全て共通にVs に接続されている。

【0140】また、各ユニットにおいて、縦に並ぶ8個のメモリセルの制御ゲート及び2つのセレクトゲートは、8本のワードラインWL及びSGD、SGSを介してローデコーダRDに接続される。

【0141】各ビットラインBL′OOはリード時及び書き込み時にデータをラッチするためのデータレジスタ回路DRへ接続されている。このデータレジスタ回路DRからは、ビット線BL′OOの電位が高いか低いかに対応して増幅した出力IOとその反転信号NIOの2種類の信号が出力される。このIO,NIOの信号は、カラムデコーダCDI,CDIIの出力信号によってオン、オフさせられるカラムゲートトランジスタCGTを介して、共通IOバスラインI/OBUSへ入力される。また、各共通IOバスラインI/OBUSから、信号IO,NIOはセンスアンプ回路S/Aへ入力されている。センスアンプ回路の出力信号 d*は、出力バッファ回路I/OBUFへ入力される。

【0142】また、各ビット線BLには、書き込みの時にビット線BLを高電位にするための書き込みプリチャージ回路WPC、リード時にビット線BLをプリチャージするためのリードプリチャージ回路RPCが接続されている。書き込みプリチャージ回路WPCは、ドレインに信号BLCRLが、ゲートに信号BLCDが、他の一端(ソース)にビットラインが接続された、nチャネルタイプのトランジスタTW」で構成されている。また、リードプリチャージ回路RPCは、一端に電源VDDが、ゲートに信号PREが他端にビットラインが接続されたトランジスタTR」と、一端にビット線が、ゲートに信号RSTが、他端にVssが接続されトランジスタTR2で構成されている。

【0143】データレジスタ回路DRは、2つのインバ ータIV1, IV2で構成されるラッチ回路と、信号B LCDがゲートに入力されると共にメモリセルのビット 線に接続されているトランジスタTTとを有する。さら に、2つのインバータIV1, IV2の各々の出力端子 に接続される2つのトランジスタTrv, Tev を有する。 トランジスタTw の一端には信号IOが加えられ、ゲー トには信号PROVERIが入力されている。トランジ スタTm の一端はNIOに接続され、ゲートには信号E RAVERIが入力されている。これらのトランジスタ Тт , Тт の各他端は互いに共通にトランジスタТи の ゲートに接続されている。このトランジスタTμの一端 はVs に接続され、他端は一括ベリファイ制御回路BB Cへ入力されている。また、トランジスタ T_{11} , T_{12} を 有する。トランジスタTii はnタイプで、その一端は電 源BLCRLに接続され、ゲートには信号NIOが入力 され、他端はトランジスタT12 の一端に接続されてい

る。トランジスタT12のゲートには、再プログラム制御 回路RPCCの出力信号PVが入力される。トランジス タT12 他端はビットラインBL'00に接続される。

31

【0144】一括ベリファイ制御回路BBCは、信号P ROVER I 及び信号ERAVER I が入力される2入 カNOR回路NOR 1を有する。そのNOR回路NOR 1の出力信号はトランジスタTP1, TN1のそれぞれ のゲートに入力される。トランジスタTP」の一端は電 源 V_{α} へ、他端はトランジスタT N_{ι} の一端へ接続され る。トランジスタTN」の他端はVss に接続されてい る。トランジスタTP₁, TN₁ の中点は、各データレ ジスタ回路DR内のトランジスタTn にそれぞれ接続さ れ且つインバータIV3の入力側に接続されている。こ のインバータIV3の出力信号PEOKは、ベリファイ 時にOKか否かの判定信号として、IOバッファ回路 (図示せず)を介して外部へ出力される。

【0145】再プログラム制御回路RPCCは、インバ ータ I V_{RP} とフリップフロップ回路FF_{RP} とを有する。 インバータIVmには信号PROVERIが入力され る。インバータ I V の出力信号と反転信号がフリップ 20 フロップ回路FF PR 内の2つのNOR回路のそれぞれに 入力される。フリップフロップ回路FFm の出力信号P Vは、データレジスタ回路DR内のnチャネルトランジ スタT12 のゲートに制御信号として入力される。

【0146】次に、このように構成されるEEPROM の動作を説明する。消去時には、イレーズ用の昇圧回路 SU6により昇圧した高電圧(20V程度)をメモリセ ルが形成されている基板(p-well)へ印加する。 これと共に、ローデコーダRDにより制御してワードラ インWL1~WLm及びセレクトゲートSGD, SGS を"O"Vにして、浮遊ゲートから基板へ電子を抜くこ とにより消去する。

【0147】次に、リード動作について説明する。ロー デコーダRDにより、選択対象のセルを有する行ユニッ トRUのセレクトゲートSGD, SGSを"H"レベル にして選択する。さらに、対象とするセルを、そのワー ドラインWLを"0" Vにすることにより、選択する。 この状態とした後、信号PREとして所定のパルス信号 を加え、トランジスタTR」をオンして、ビット線BL を "H" レベルにプリチャージする。この時、読み出す 40 べきメモリセルに"0"データが書かれているときに は、そのメモリセルはオフして電流を流さない。このた め、ビット線BLのレベルは"H"レベルを維持し、そ のレベルHはデータレジスタ回路DRにラッチされる。 一方、選択セルに"1"データが書かれているときに は、メモリセルはオンする。このために、ビット線BL のレベルは"1"レベルになり、そのレベルがデータレ ジスタ回路DRにラッチされる。このとき、選択された (Lレベルとされた) ワードラインに接続される256 バイト分のすべてのデータが、各々のビットラインに接 50 チャートを参照しながら説明する。

続されたデータレジスタ回路DRによりラッチされる。 そして、カラムアドレスバッファCABへ加えるカラム アドレスA。を"OO"から"FF"までシリアルに変 化させることにより、バイト1~256中のカラムゲー トトランジスタCGTが順次にオンして、共通バスライ ンIOバスを介してデータが順次リードされる。

【0148】この時、NANDセルの構造上、メモリセ ルのオン電流は数μA程度と非常に少なく、その充放電 には数μ sec 程度の時間がかかる。しかしながら、一旦 データを読み出し、データレジスタ回路DRに取り込ん でしまえば、共通バス線I/OBUSを介してデータを 出力するだけであるので、百nsec程度の高速アクセスが 可能となる。

【0149】次に書き込み動作を説明する。書き込み動 作を説明するためのタイミングチャートを図58に示し

【0150】プログラムコマンドPCが入力されるとプ ログラムモードになる。このとき、データレジスタ回路 DRのトランスミッショントランジスタTTを制御する 信号BLCDが"L"レベルとなり、トランジスタTT がオフする。また、これとともに、昇圧回路SUが動作 し初め、次第に書き込みプリチャージ回路WPCに入力 される信号BLCRL, BLCUが昇圧していき、10 V程度まで上昇する。このとき、メモリセルアレイ群の 中のビット線BL'OOも、BLCRLの上昇ととも に、電位上昇する。このとき、選択されたWLは20V 程度の高電位に、NANDセル群のソース側のセレクト ゲートトランジスタのゲートは0 Vに、他のゲートは1 0 V程度の中間レベルにそれぞれ設定される。

【0151】この状態で、カラムアドレスA。を順次変 化させ、書き込みデータをデータレジスタ回路DRへ入 力していく。このとき、データレジスタ回路DRへ入力 された書き込みデータはそこにラッチされる。256バ イト分の書き込みデータがそれぞれデータレジスタ回路 DRヘラッチされると、信号BLCUが"L"レベルと なって書き込みプリチャージ回路WPCはオフする。こ れとともに、信号BLCDが10V程度に迄上昇してト ランジスタTTがオンし、ビットラインBL'OOとデ ータレジスタ回路DRが接続される。このとき、データ レジスタ回路DRに供給される電源VBITも10V程 度に迄上昇する。この回路DRに"1"レベルがラッチ されていれば、ビット線BLの高レベルがそのまま維持 される。また、この回路DRに"0"レベルがラッチさ れていれば、プリチャージしたビット線BLのレベルは 放電されて "L" レベルになり、浮遊ゲートへの電子の 注入が起る。このようにして、256バイト分の書き込 みが同時に行われる。

【0152】以下に、プログラム→プログラムベリファ イ→再プログラムの各動作を、図59に示すタイミング

【0153】第1回目のプログラム動作は、図58と同 様である。即ち、プログラムコマンドPCが入力されて プログラムモードになると、制御信号BLCDが"L" レベルとなり、データレジスタ回路DR中のトランスミ ッショントランジスタTTがオフして、データレジスタ 回路DRがビット線と切り離される。また、これととも に、昇圧回路SU1~SU6が動作し始め、書き込みプ リチャージ回路WPCに入力される信号BLCRL, B LCUが次第に昇圧して10V程度に達する。このと き、メモリセルアレイMCA中のビット線の電位も信号 10 BLCRLの上昇とともに高電位まで上昇する。このと き、選択されたWLは20V程度の高電位に、NAND セル群内のソース側のセレクトゲートトランジスタT2 のゲート(セレクトラインSL2)は"0"Vに、他の トランジスタT」のゲート(セレクトラインSL1)は 10 V程度の中間レベルに設定される。

【0154】この状態においてカラムアドレスA。を順 次変化させ、あるバイトnについて8ビットの書き込み データを8つのデータレジスタ回路DRへ入力し、ラッ チする。これを256回繰り返して、256バイト分の 20 書き込みデータを全てのレジスタ回路DRにラッチす る。この後、信号BLCUが"L"レベルとなり、書き 込みプリチャージ回路WPCがオフする。これととも に、信号BLCDが10V程度にまで上昇することによ りトランジスタTTがオンしてビットラインとデータレ ジスタ回路DRが接続される。このとき、データレジス 夕回路DRに供給される電源VBITも10V程度にま で上昇する。データレジスタ回路DRに"1"レベルの データがラッチされていれば、ビット線のレベルは高レ ベルのままに維持される。また、データレジスタ回路D 30 Rに"O"レベルがラッチされていれば、プリチャージ 済のビット線の高レベルは放電により低下して"L"レ ベルになり、選択したメモリセルにおいて浮遊ゲートへ 電子の注入、つまり"0"データの書き込みが起る。こ のような書き込みは、256バイト分について同時に行 われる。ここまでの書き込み動作は図58の場合と同じ である。

【0155】次に、上記の書き込みが終了すると、ベリファイコマンドVCが入力されて、プログラムモードが解除される。信号BLCDは"0"Vとなり、BLCR 40 Lは"5"Vに、信号VBITは5Vになるとともに、リセット信号RSTによりビット線が放電される。このとき、本実施例ではデータレジスタ回路DR内のラッチデータはリセットしないようにしている。即ち、書き込みデータはデータレジスタ回路DR内にラッチされたままの状態となる。この状態で、リードプリチャージ回路RPCにHレベルの制御信号PREが加えられ、ビット線がプリチャージされる。今、"0"データをライトした場合を考える。データレジスタ回路DR内のラッチ回路により信号IOは"1"レベルとなり、その回転信50

号NIOは"0"レベルとなっている。このとき、プログラムベリファイモードになると、データレジスタ回路 DR内のトランジスタ T_{12} はオン状態となるが、トランジスタ T_{11} は、それのゲート信号のレベルが"0"レベルのためオフしており、このパスからのビット線への充電は行われない。

34

【0156】このような"0"ライト動作後に、書き込みNGとなった場合と、OKとなった場合の2通りが存在する。即ち、OKとなった場合は、メモリセルのしきい値電圧は正方向へシフトしており、このためプリチャージされた電位はそのまま保持される。そして、トランスミッショントランジスタTTを制御する信号BLCDが"1"レベルとなることによりデータレジスタ回路DRとビット線が接続され、今迄"0"レベルであったNIOの電位が、高電位に充電されたビット線により、"1"レベルに充電される。従って、信号PROVERIが入力されるトランスミッショントランジスタTTを介して"0"レベルがトランジスタTIのゲートに入力

【0157】これに対して、書き込みNGとなった場合を考える。即ち、"0"ライトしたにもかかわらず、メモリセルのしきい値電圧は負方向に存在し、このためプリチャージされつつ、電位は"0"レベルへ放電されてしまう。そして、トランスミッショントランジスタTTを制御する信号BLCDが"1"レベルとなることによりトランジスタTTがオンして、データレジスタ回路DRとビット線とが接続される。しかしながらこのときは、NIOの電位は"0"レベルのままとなり、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 14のゲートには"1"レベルの信号が入力され、トランジスタ $_{\tau}$ 140が

され、トランジスタTu はオフ状態となる。

【0158】次に"1"データをライトした場合を考える。"1"ライト時は、データレジスタ回路DR内のラッチ回路により、信号IOは"0"レベル、信号NIOは"1"レベルとなっている。

【0159】この状態でベリファイ動作を行うと、データレジスタ回路DR内のトランジスタ T_{11} , T_{12} を介してビット線はベリファイ動作中充電され続ける。リードプリチャージ用のトランジスタ T_{R_2} は、リード時にメモリセルがオンした時のオン電流により"0"レベルに放電されるように小さいコンダクタンスgmに設定される。しかし、トランジスタ T_{11} , T_{12} のコンダクタンスgmは、"1" ライト後のベリファイ動作によって、常にビット線を"1"レベルに充電するように、大きな値に設定されている。即ち、トランジスタ T_{14} のゲートには"0"レベルの信号が入力されることになる。

RPCにHレベルの制御信号PREが加えられ、ビット 【0160】また、"1" ライトしているにもかかわら 線がプリチャージされる。今、"0" データをライトし ず、メモリセルのしきい値が誤書き込みにより高くなっ た場合を考える。データレジスタ回路DR内のラッチ回 なしまうというケースも考えられる。このような場合に 路により、信号 I Oは"1" レベルとなり、その反転信 I な、ベリファイ動作を行っても、やはりトランジスタ I なん

はのゲートには"0"レベルの信号が入力される。このため、上記の場合と区別がつかないという問題がある。しかしながら、このような誤書き込みの有無は、製品出荷時のテストにより選別される。このため、このような誤書き込みについては、実使用上は、ほとんど考えなくていいことになる。

【0161】このようにして、各ビット線ごとに接続されるデータレジスタ回路DR内のトランジスタTμのゲートには、ベリファイ動作を行って読み出したデータに対応して"0"レベルもしくは"1"レベルが入力され 10る。即ち、プログラムNGのビットが1つでも存在すると、トランジスタTμのゲートへの入力信号は"1"レベルとなる。このため、トランジスタTμはオン状態となり、信号PEOKは"1"レベルとなり、ベリファイNGを示す。

【0162】この時には新たにプログラムコマンドPC IIを入力して、再プログラムを行う。この再プログラムの時は、第1回目のプログラム時と異なり、データレジスタ回路DR内のラッチデータのうち、プログラムO Kのビットのデータは"1"ライトデータに変わってい 20る。従って、NGのビットについてのみ、"0"ライトが行われる。即ち、プログラムを行った結果プログラム OKとなったビットに対しては、それ以上の追加書き込みは行わず、よってそれ以上のしきい値電圧の上昇も起らないことになる。このようにして、再プログラムを何回か行い、すべてのビットがプログラムOKとなると、トランジスタのゲート信号はすべて"0"レベルとなる。このとき初めて信号PEOKは"0"レベルとなり、プログラムは終了する。

【0163】上記の本発明の方法を用いると、ベリファ 30 イ時に、カラムアドレスを順次変化させることなしに、 一括してベリファイ動作を行える。このため、ベリファ イ時間を短くでき、ひいては、プログラム時間の短縮に つながる。また、ベリファイNGのとき再プログラムを 行うに当り、プログラム完了ビットに対しては再びプロ グラムしないようにしている。このため、しきい値電圧 の分布を小さくでき、リードマージンの向上が図れる。 図60は本発明を用いた時の書き込み動作時のVth 分布 を示したものである。消去した状態から書き込みを行う に当り、書き込みの速いメモリセルFMCはベリファイ 40 OKとなっても、遅いセルSMCはNGとなる。この状 態で再プログラムを行うとき、ベリファイOKのメモリ セルにはそれ以上追加書き込みは行わない。このため、 しきい値の上昇は起らない。即ち、書き込みの遅いセル SMCがベリファイOKとなった時点でのしきい値電圧 の分布幅はVta DBせまくできる。これにより、リード マージンRMも充分に確保できることになる。

【0164】上記説明は、プログラム動作をベースに説 ことになる。この時、前記したような容量が得明したが、消去動作のときも、消去OKか否かの読み出 め、ビット線BL2は電位変動の影響を受けるし動作も、プログラムベリファイの時と同じように、-50 その影響により変位する電圧を Δ Vとすると、

括で行うことができる。即ち、消去ベリファイ時は、信号NIOをトランジスタ T_{II} に入力するようにしている。このため、消去OKのときに信号PEOKが"O"レベルとなり、一括ベリファイが可能となる。

【0165】図61にイレーズモードでのフローチャートを示す。この図61からわかるように、イレーズモードにおいて、イレーズ動作自身は従来と同一であるが、ベリファイ動作が一括でできる。このため、ベリファイ時間の短縮が可能となる。

【0166】なお、図57中、I/O BUFは出力回路であり、その詳細は、例えば、図62に示される。

【0167】従来例を示す図63は、複数のメモリセルが、メモリセルアレイとして、m行×256バイトのマトリクス状に配置されているアレイの一部を示している。

【0168】ビット線は、通常、数1000オングストロームの厚さのA1膜で形成され、そのピッチは数 μ m ピッチで配列される。このため、隣接するビット線とビット線との間にも層間容量が存在する。同図に、ビット線BL1とビット線BL2の層間容量を C_{12} 、ビット線BL2とビット線BL3の層間容量を C_{23} として示す。また、ビット線はメモリセル上に配線されるため、対基板容量も、存在することになる。これを C_1 , C_2 , C_3 として表わしている。また、メモリセルは、選択トランジスタを介して、ビット線に接続されている。そのため、選択トランジスタのジャンクション部分にも容量が存在する。これを C_{13} , C_{23} , C_{31} として表わす。

【0169】例えば、 8192×256 バイトのメモリセルで構成される、16M NAND E^2 PROMを例にとると、

ビット線と基板との間の容量 $C_1 = C_2 = C_3 = 0.3$ 9 p F 、

ビット線とビット線との間の層間容量 $C_{12}=C_{23}=0$. 14pF、

ジャンクション部の容量 $C_{1j}=C_{2j}=C_{3j}=0$. 11p Fとなる。

【0170】メモリセルのデータを読み出す時は、ビット線を電源電圧Vccレベル迄プリチャージを行ない、プリチャージした電位が放電するか否かでなされることを前に説明した。即ち、"1"セルの場合、メモリセルがオンしてプリチャージした電位の放電を行なう。また、"0"セルの場合は、メモリセルはオフしたままのため、プリチャージした電位はそのまま保持される。今、隣接する3本のビット線を考える。ビット線BL1とBL3は"1"セル、ビット線BL2のみ"0"セルに接続されているとする。読み出す時は、ビット線BL2の放電はなされず、ビット線BL1とBL3が放電されることになる。この時、前記したような容量が存在するため、ビット線BL2は電位変動の影響を受ける。即ち、るの影響によりなでする電圧をAVとすると

$$\Delta V = \frac{2C_{12}}{C_2 + 2C_{12} + C_{2j}} V_{\infty}$$

$$= \frac{2 \cdot 0.14}{0.39 + 2 \cdot 0.14 + 0.11} \cdot 5$$

-1.79

となる。

【0171】このように、約1.8 Vの電位ドロップを 10 おこすことになる。このことは、読み出し動作に限ら ず、プログラム時のベリファイ動作時でも同じことがあ てはまる。プログラムベリファイ時の方が充分に書き込 みがなされていないメモリセルが存在し得るため、動作 マージンはさらに厳しくなる。

【0172】以下に、その説明を行なう。図64にプロ グラムベリファイ時のタイミングチャートを示す。

【0173】プログラムコマンドPC (図示せず) が入 力されるとプログラムモードになる。このとき、データ レジスタ回路DRのトランスミッショントランジスタT 20 Tを制御する信号BLCDが"L"となり、トランジス タTTがオフする。また、これと共に、昇圧回路SUが 動作し始め、次第に書込みプリチャージ回路WPC(図 55参照) に入力される信号BLCRL、BLCUが昇 圧してゆき、10V程度まで上昇する。このとき、メモ リセルアレイ群の中のビット線BLも、BLCRLの上 昇と共に、電位が上昇する。このとき、選択されたWL は20V程度の高電位に、NANDセル群のソース側の セレクトゲートトランジスタのゲートは0 Vに、他のゲ ートは10 V程度の中間レベルにそれぞれ設定される。 【0174】この状態で、カラムアドレスACを順次変 化させ、書込みデータをデータレジスタ回路DRへ入力

していく。このとき、データレジスタ回路DRへ入力さ れた書込みデータはそこにラッチされる。256バイト 分の書込みデータがそれぞれデータレジスタ回路DRに ラッチされると、信号BLCUが"L"となって書込み プリチャージ回路WPCはオフする。これと共に、信号 BLCDが10V程度にまで上昇してトランジスタTT がオンし、ビットラインBLとデータレジスタ回路DR が接続される。このとき、データレジスタ回路DRに供 40 給される電源VBITも10V程度にまで上昇する。こ の回路DRに"1"がラッチされていれば、ビット線B Lの "H" がそのまま維持される。また、このデータレ ジスタ回路DRに"0"がラッチされていれば、プリチ ャージされたビット線のレベルは"L"になり、浮遊ゲ ートへの電子の注入が起る。このようにして、256バ イト分の書込みが同時に行われる。

【0175】書込みが終了すると、ベリファイコマンド VC(図示せず)が入力されて、プログラムモードが解 除される。信号BLCDは5 Vになり、BLCRLは0 50 T_{11} , T_{12} からの充電により "H" レベルとなる。この

Vになり、信号VBITが5Vになり、これとともに、 リセット信号RSTによりビット線BLが放電される。 このとき、同時にデータレジスタDR内で書込みデータ もリセットされる。

【0176】この状態で、リードプリチャージ回路RP C内のトランジスタTR1が制御信号PREによりオン して、ビット線がプリチャージされる。そしてメモリセ ルのデータを前記したように読み出し、書込みデータの ベリファイを行う。

【0177】即ち、ビット線の放電が十分になされた時 期を見計らって、信号Pv, BLCDを"H"レベルに することにより、ビット線の"L"及び"H"レベルを データラッチ回路DRへ転送し、再プログラムデータを ラッチしなおす。もし、ベリファイNGのとき、すなわ ち"0"書き込んだにも拘らず"1"が読み出されたと きは、ビット線は"L"レベルになっている。このた め、そのまま "L" レベルがラッチされることになる。 再書き込みの時は、再び"0"ライトする。これに対し て、ベリファイOKのときは、ビット線は"H"レベル になっている。このとき、信号Pv, BLCDが"H" レベルとなると、ビット線の"H"レベルがデータラッ チ回路DRへ転送され、ラッチデータを"0"データか ら"1"データへ反転させる。即ち、再プログラムする 時は、"1"ライトするためしきい値電圧の上昇はおこ らない。また、"1"ライトしているビット線は、ベリ ファイ時 "L" レベルへ放電される。信号Pv が "H" レベルになった時、トランジスタTn はデータレジスタ DRの中に"1"がラッチされているためそのゲートが "H"レベルとなる。これにより、トランジスタTu, T12 を介してビット線が再び"H"レベルとなる。そし て、信号BLCDが"H"となると、ビット線の"H" レベルが再びデータラッチ回路DRにラッチされる。こ のようにして、"O"ライトしているビット線のうちN Gのビットについてのみ再プログラムを行なう。

【0178】しかしながら、このようなプログラムベリ ファイ動作を行うとき、以下のような問題点がある。次 にその問題点について説明する。

【0179】図65は、隣接する3本のビット線に対す る書き込みデータWDとベリファイデータVDの組み合 わせを示した図である。

【0180】**②**は、ビットラインBL1, BL3に "1"ライト、ビットラインBL2に"0"ライトを行 ない、"O"ライトしたビットが、ベリファイNGの場 合を示している。即ち、ベリファイ動作において、プリ チャージした電位は、3本のビット線とも"L"レベル に放電される。十分にビット線が放電されたころに、信 号Pv が "H" レベルとなり、再プログラムデータの設 定を行なう。即ち、ビット線BL1とBL3は"1"ラ イトしているため、前記説明の様に、トランジスタ

とき、トランジスタ T_{II} , T_{I2} から、メモリセルを介して、電源VccからVssへ向う電流の直流パスが存在する。従って、メモリセルのgmに対して、トランジスタ T_{II} , T_{I2} のgmを充分に大きく設定し、その"H" レベルが充分に保証されるよう設定している。

【0181】また、ビット線BL2は"0"ライトNGのため、やはり"L"レベルに放電され、信号CONが"H"レベルとなっても、ビット線BL2は"L"レベルのままである。この時に、問題となるのは、"1"ライトしているビット線において、再プログラムデータ設 10定時、ビット線の電位を"L"レベルから"H"レベルへ再充電するところにある。即ち、前述の説明のように、やはり、隣接ビット線間のカップリングの影響により、ビット線BL2のレベルも持ち上がることになる(Tup)。例えば、トランジスタTIによるしきい値のドロップを考慮すると、電源電圧Vccが5Vのとき、0Vから4V迄、持ち上がる。このとき、ビット線BL2のレベルは、

 $\Delta V = 0$. $358 \times 4 = 1$. 4V だけ変化することになる。

【0182】また、"0"ライトしているメモリセルのしきい値分布のばらつきに起因して、所定のベリファイ後の電位レベルの分布もばらつくことになる。この様子を図66に示す。ベリファイ後のレベルは、"0" V迄完全に放電される場合と、1 V程度迄しか放電されない場合がある。このとき、前述のカップリングの影響を受けると、2.4 V迄電位が変動し、センスレベルをこえることになる。即ち、"0"ライトNGとなるべきメモリセルが、"0"ライトOKと誤って検知されることになり、メモリセルの動作マージンを減らすことになる。図65に示す②~3の組み合わせの例は、カップリングにより誤動作する様な組み合わせはない。

【0183】上記問題点を解決するための方法を以下に 説明する。プログラムコマンドが入力された後に、メモ リセルにデータが書き込まれる動作は、図64で説明し た動作と同一のため説明を省略する。異なるのは、プロ グラムベリファイ時の動作である。プログラムベリファ イモードとなると、信号PREによってビット線がプリ チャージされる。ビット線のプリチャージが終了する と、ベリファイリード動作を行なう。このとき、同時に 40 信号Pv も "H" レベルとする。これにより、"1"ラ イトしているビット線については、トランジスタTn,, Tizがオンするため、充電されることになる。従って、 "L"レベルに放電されることなく、"H"レベルを保 持することになる。そして、所定の時間の後、信号BL CDを "H" レベルとすることにより、ビット線の電位 レベルをデータラッチ回路DRへ転送し、検知、ラッチ する。即ち、"1"ライトしているビット線は常に "H" レベルであり、"0" ライトしてベリファイOK

のビット線も"H"レベルとなる。また、ベリファイN 50

Gのビット線は放電されることとなる。このようにすると、前述のように、"1"ライトのビット線が放電されることがない。このため、再書き込みデータを設定するときに、"L"レベルから"H"レベルという、前述のような電位変化はおこらないことになる。

【0184】従って、カップリングの影響を受けることなくデータを検知できる。このため、データの検知を誤ることもなくなる。このことは図68に示されている。図68の①の組み合わせにおいて、図65で説明した②の場合と比較して、改善されていることが分かる。このことを、図69に、図66と対比させて図示する。前述のように、再書き込み設定時に、ビット線のカップリングの影響による持ち上がりがなくなるため、正しくデータを読み出すことができる。

【0185】図70は、再書き込み設定トランジスタT11, T_{12} の他の例を示す。(a)は前述迄の説明に用いた例で、(b)は他の例である。トランジスタ T_{11} として、0 V付近にしきい値電圧を持つトランジスタを用いることにより、ベリファイ時のビット線の"H"レベルを、V CCに近く設定できる。また、トランジスタ T_{12} のゲートに、昇圧した電位を入力することにより、さらに効果は上がる。即ち、電源電圧V CCに対し、電位ドロップ(しきい値ドロップ)する分が少なくなり、これにより読み出し動作により大きなマージンがでる。

【0186】図71~図77は、上記方法の実施に使用される一般的な回路図であるため説明は省略する。

【0187】このような方法で、ベリファイ動作を行なうことにより、ビット線のカップリングの影響を無視できる。

【0188】上記説明では特に触れなかったが、プログラムベリファイ時には、"0"セルに対してマージンを得るために、0.5V程度メモリセルのゲートを持ち上げている。

【0189】前述のように、"1" ライトしているセルに対しては、ベリファイ動作のとき、常にトランジスタ T_{11} , T_{12} がオンして、電流を、メモリセルを介して、流していることになる。

【0190】メモリセルのソースは、メモリセルアレイの外で共通に接続され、消去時には20V程度の高電圧が印加され、プログラム時、リード時には、GNDレベルに設定するためのVwell回路に接続される。即ち、ソースラインの配線抵抗が存在することになる。ベリファイ時、1セル当たり、10 μ A程度の電流を流したとする。約1ページについて"1"ライトしている時は、256バイト分のメモリセルについて電流が常時流れることになる。即ち、256×8×10 μ =20mAとなる。

【0191】今、ソースラインに20Ω程度の抵抗が存在したとすると、ソースラインの電圧は、0.4V浮くことになる。これに対して、1ページのほとんどについ

て"0"ライトしている時は、常時流れる電流はほとんど存在しない。従って、ソースの電位はほとんど上昇せず、GNDレベルとなる。即ち、書き込みパターンに起因して、プログラムベリファイ時のソースの電位が変わるという問題がある。

【0192】また、リード時は、常時流れる電流の経路は存在しないため、ソースのレベルはほとんどGNDレベルとなる。従って、書き込みパターンによりメモリセルの分布が異なり、メモリセルの動作マージンが異なることになる。また、1ページ分のセルのほとんどについ10て"1"パターンを書く場合、プログラムベリファイ時とリード時のソースの電位が異なるため、ベリファイはOKとなっても、実際にリードするとNGということになる。

【0193】図78にチップの構成を示す。プログラム ベリファイ時、メモリセルのゲートを0.5 V程度浮か す回路のグランドは、周辺回路のVssラインに接続され ている。また、メモリセルのソースラインは、Vwell回 路へ接続される。従って、書き込みパターンによりメモ リセルのソースラインが浮いたとしても、ベリファイレ 20 ベル設定回路のソースは浮かないために、ソースライン の電位に差がでることになる。このため、ベリファイレ ベルの設定を、ソースの浮きを見込み、1.0 Vに設定 したとする。書き込んだメモリセルのしきい値分布を 2. 5 V とすると、1ページのほとんどのセルについて "0"ライトしている場合、書き込んだメモリセルの上 限は(1V+2.5V=)3.5Vとなる。これに対し て、ほとんど"1"ライトしている場合は、ソースの電 位も0.5V程度持ち上がるため、メモリセルのゲート は0.5 Vと等価になり、0.5 V+2.5 Vで、上限 30 のしきい値は3.0Vとなる。この違いは、AC特性の 違い、信頼性の違いとなる。

【0194】この点を解決するため図79に示すように、ベリファイレベル設定回路のソースを、トランジスタT、を介して、メモリセルのソースと共通に接続する。トランジスタT、のゲートには、プログラムベリファイ時 "H"レベルとなる信号 "PROVERI" が加えられる。このようにすると、プログラムベリファイ時に、ベリファイレベル設定回路のソースはメモリセルのソースと共通になり、そのため、メモリセルのソース電 40位の変化をそのまま反映することができる。

【0195】従って、ソースが0.5 V浮けば、出力電位も設定値に対して0.5 V高くなり、このため常にメモリセルのソースとゲート間には、一定の電圧が印加されることになる。即ち、いかなるパターンを書いても、同一の分布を得られることになり、より高い信頼性を得ることができる。

【0196】図80はベリファイレベル設定回路を示し、図81はVwell回路を示す。次に、別の回路構成で第11の実施例(図55)と同様の効果を得られる、第 50

11の実施例の変形例を説明する。この変形例を示す図 82においては、第11実施例(図55)と同等の回路 には同一の符号を付している。図82には、1列分のメ モリセルアレイとそれに対する周辺回路を示している。 【0197】この変形例においては、第11実施例と異 なり、データラッチ回路DRを2つのデータラッチ回路 DR1, DR2を有するものとしている。第1のデータ ラッチ回路DR1は、IOとNIOとの間に直接逆並列 に接続された2つのインバータを有する。第2のデータ ラッチ回路DR2は、トランジスタT31, T32 を介し て、IOとNIOとの間に接続された2つのインバータ を有する。トランジスタTal, Taz は信号SDICによ って制御される。さらに、第1、第2のデータラッチ回 路DR1, DR2の出力信号がイクスクルーシブノア回 路XNORに加えられている。すなわち、2つの入力信 号の論理レベルが一致している場合のみ "H" レベルと なる。このイクスクルーシブノア回路XNORの出力 は、信号VREADによって制御されるトランジスタT 21 を介してIOに加えられる。この回路XNORの出力 の反転信号は、信号VREADによって制御されるトラ ンジスタ T22 を介して、NIOに加えられる。図82で は、図55におけるトランジスタT , 、トランジスタT

【0198】図82の装置の読み出し動作及び消去動作は、第11実施例と同様なので、説明を省略する。

12 は必要ないので除去している。

【0199】以下、書込み動作を説明する。プログラム動作は、前述したものと同様である。プログラムコマンドPCが入力されてプログラムモードになる。外部からは、コラムアドレスとページを示すページアドレスが入力される。このとき、信号BLCDが"L"となり、トランジスタTTがオフする。また、これと共に、昇圧回路SUが動作し始め、次第に書込みプリチャージ回路WPCに入力される信号BLCRL、BLCUが昇圧してゆき、10V程度まで上昇する。このとき、メモリセルアレイ群の中のビット線BLの電位も、BLCRLの上昇と共に上昇する。このとき、選択されたWLは20V程度の高電位に、NANDセル群のソース側のセレクトゲートトランジスタのゲートは0Vに、他のゲートは10V程度の中間レベルにそれぞれ設定される。

【0200】この状態で、カラムアドレスACを順次変化させ、書込みデータをデータレジスタ回路DRへ入力していく。このとき、データレジスタ回路DRへ入力された書込みデータは第1のデータラッチ回路DR1にラッチされる。256バイト分の書込みデータがそれぞれ第1データ回路DR1にラッチされた後、信号BLCUが"L"となって、書込みプリチャージ回路WPCはオフする。さらに、信号SDICが"H"になるとトランジスタ T_{31} 、 T_{32} がオンし、第2のデータラッチ回路DR2に書込みデータがラッチされる。続いて、信号SDICが"L"になりトランジスタ T_{31} 、 T_{32} がオフにな

る。信号SDICを書き込みデータ入力と同時に"H"レベルとして、第1、第2のデータラッチ回路に同時にラッチ動作をおこなってもよい。このとき、VREADは"L"であるためトランジスタ T_{21} 、 T_{22} はオフしている。これと共に、信号BLCDが10V程度まで上昇してトランジスタTTがオンし、ビットラインBLとデータレジスタ回路DRが接続される。

【0201】このとき、データレジスタ回路DRに供給される電源VBITも10V程度にまで上昇する。第1のデータラッチ回路DR1に"1"がラッチされていれ 10ば、ビット線BLの"H"がそのまま維持される。また、この第1のデータラッチ回路DR1に"0"がラッチされていれば、プリチャージされたビット線のレベルは"L"になり、浮遊ゲートへ電子の注入が起る。このようにして、256バイト分の書込みが同時に行われる。

【0202】続いて、前述のように、プログラム動作が終了した後ベリファイコマンドCFが入力される。これにより、信号BLCDは0Vとなり、BLCRLは5Vに、信号VBITは5Vとなるとともに、リセット信号RSTによりビット線が放電される。このとき、書込みデータはデータレジスタ回路DR内の第2のラッチ回路DR2にラッチされたままの状態となる。この状態で、リードプリチャージ回路RPCに"H"の制御信号RPCが加えられ、ビット線がプリチャージされる。

【0203】続いて、信号BLCDが5Vになり、これにともない、リードデータが第1のラッチ回路にラッチされる。この時、第2のラッチ回路DR2にラッチされたデータとコンパレートを行う。続いて、信号BLCDは0Vとなり、データラッチ回路がメモリセルと切離される。続いて、信号VREADが5Vとなり、トランジスタ T_{21} 、 T_{22} がオンし、第1のラッチ回路DR1にコンパレート結果がラッチされる。このレベルは、図83に破線で囲んだ、書込みデータが"1"、ベリファイデータが"0"という条件でもエラー判定がされる。つまり、書込みデータが"1"、ベリファイデータが"0"という、第11の実施例では無視していた条件でも、ベリファイNG信号が出力される。

【0204】ベリファイリード動作は、第11実施例と同様である。すなわち、プログラム動作から所定時間経過後、ベリファイリードコマンドCFを入力すると、ベリファイ出力モードに入る。すると、/REを"H"→"L"→"H"→"L"と順次に変化させることによって、カラムアドレスACが次々にインクリメントし、順次にラッチデータの内容を256バイト分(256回)出力する。図82の回路構成では、図83において説明した、コンパレートした結果が出力される。すなわち、ベリファイNGのビットに対しては"1"データが、それ以外のビットに対しては"0"データがパラレルに出力される。

【0205】以上には、コマンド入力により、プログラム、ベリファイ、再プログラムを行う方式で説明したが、プログラムコマンドを入力することにより、内部オート動作によりベリファイ動作、再プログラム動作を行い、PASS、FAIL判定を行うようにすることもでき、このようにすれば、さらに使いやすくなる。

【0206】図84、図85の基本概念ブロック図を示す。プログラムオートコマンドはコマンドレジスタ回路 CRにより解読される。この回路CRの出力に基づいて、論理回路LOG1がパルス信号AUTOpules を出力する。信号AUTOpulesは、フリップフロップFF1に入力され、プログラムモード信号PROが"H"レベルの状態でラッチされる。

【0207】次にPROの信号が"H"レベルになることによりプログラムが開始される。所定のプログラム時間後、論理回路2からのプログラム終了信号PROEにより、フリップフロップFF1及びコマンドレジスタ回路CRをリセットする。プログラム終了信号PROEは、フリップフロップFF1に入力するとともにフリップフロップFF11にも入力され、ベリファイモードとなる。所定のベリファイ時間は、バイナリカウンターBC11によりカウントされる。

【0208】このとき、前記説明のようなベリファイ動作を行い、ベリファイOKか否かを判定する。もし、NGの場合は、プログラム回数をカウントするカウンタPNCのカウント値を1つ進めるとともに再プログラムを行う。OKの場合はpassとする。

【0209】このようにすることにより、オートプログラムコマンドを入力するだけでPASS、FAILの判定が可能となり、使いやすくなる。

【0210】上記説明はプログラム動作をベースに説明 したが、消去動作についてもまったく同様に考えること が可能である。

【0211】次に、ベリファイリードとオートプログラムの組み合わせについて説明する。再プログラムを所定の回数行っても、ベリファイがNGのままであると、そのページ(256バイト)はエラーとして扱われる。ここで、何ビットのセルがベリファイNGとなっているかを外部から識別することができる。ここではこれをベリファイリードモードと呼ぶことにする。以下、プログラム→ベリファイリードの動作を図86のタイムチャートを用いて説明する。

【0212】プログラム動作は、前述したものと同様である。プログラムコマンドPCが入力されるとプログラムモードになる。外部からは、カラムアドレスとページを示すページアドレスが入力される。このとき、データレジスタ回路DRのトランスミッショントランジスタTTを制御する信号BLCDが"L"となり、トランジスタTTがオフする(図55参照)。また、これと共に、50 昇圧回路SUが動作し始め、次第に書込みプリチャージ

46

回路WPCに入力される信号BLCRL、BLCUが昇 圧してゆき、10 V程度まで上昇する。このとき、メモ リセルアレイ群の中のビット線BLの電位も、BLCR Lの電位上昇と共に上昇する。このとき、選択されたW Lは20V程度の高電位に、NANDセル群のソース側 のセレクトゲートトランジスタのゲートは0Vに、他の ゲートは10 V程度の中間レベルにそれぞれ設定され る。

【0213】この状態で、カラムアドレスACを順次変 化させ、書込みデータをデータレジスタ回路DRへ入力 10 していく。図では/WEが入力データのラッチ信号とし て働いている。このとき、データレジスタ回路DRへ入 力された書込みデータはそこにラッチされる。256バ イト分の書込みデータがそれぞれデータレジスタ回路D Rにラッチされると、信号BLCUが"L"となって書 込みプリチャージ回路WPCはオフする。これと共に、 信号BLCDが10V程度にまで上昇してトランジスタ TTがオンし、ビットラインBLとデータレジスタ回路 DRが接続される。このとき、データレジスタ回路DR に供給される電源VBITも10V程度にまで上昇す る。この回路DRに"1"がラッチされていれば、ビッ ト線BLの "H" がそのまま維持される。また、このデ ータレジスタ回路DRに"0"がラッチされていれば、 プリチャージされたビット線のレベルは"L"になり、 浮遊ゲートへの電子の注入が起る。このようにして、2 5 6 バイト分の書込みが同時に行われる。

【0214】続いて、所定時間経過後、一括ベリファイ コマンドVCではなく、ベリファイリードコマンドCF を入力するとベリファイ出力モードに入る。カラムアド レスACを次々にインクリメントさせ、順次ラッチデー タの内容を256バイト分(256回)出力する。ベリ ファイNGのビットに対しては"1"が、それ以外のビ ットに対しては"0"がパラレルに出力される。

【0215】このように、一括ベリファイ回路を用いた 構成で、ベリファイNGかどうかをチップ外部に出力す ることができる。ここで、出力データは従来のような実 際にセルに書込まれたデータではなくて、再書込みをす べきかどうかを示すベリファイNG信号である。従っ て、外部にコンパレート回路などを持つ必要なしに、書 込みエラーのおきたセル数をカウントすることができ る。ベリファイリードで"0"が出力されたセルの合計 が"1"ページ分でのベリファイNGの合計である。ま た、当然ではあるが、どこの番地でベリファイNGがあ ったかを特定することができる。

【0216】次に、ベリファイNGのカウントとECC (エラーコレクト回路) と組合わせた実施例を説明す る。一般に、記憶データの信頼性を高めるため冗長セル を付加してエラーセルを補償する手法が使われている。 例えば、256バイト(2Kビット)のページに対して 6 4 ビットの冗長ビットを設ける。これに冗長ビットの 50 はなく、リードソロモン式符号化法、HV符号化法、フ

データとしてハミングの距離を用いたハミング符号化を 行うと、6ビットまでのデータ誤りを修正することがで きる。さらに一般的に、Mビットのデータ列に対してN ビットの冗長ビットを追加すると、

【数2】

 $\sum_{i=1}^{T} {}_{N+M} C_i + 1 \leq 2^N$

を満たすTビットの誤りを修正できる。

【0217】ECC回路を有する実施例のフローチャー トを図87に示す。書込み動作に入り、プログラムを開 始すると、1ページ(256バイト)分のデータが書込 まれる。さらに、エラーコレクト回路の64ビットの冗 長セルに冗長データが書込まれる。続いて、ベリファイ 動作に入り、ベリファイOKならば書込みが異常なく終 了したことになり、書込み動作が終了する。ベリファイ がNGであれば、次に、再プログラムが何回目かを示す カウンターと比較して、これが3回目以下であれば再プ ログラムを行う。再プログラムの設定回数(この場合3 回)を越えた場合、ベリファイリードを行う。ここで、 前述したように、1ページ分のNGビットの個数をカウ ントする。続いて、このカウント結果が所定の冗長ビッ ト数 (この場合64ビット) で修正することができるか を比較し、これが出来れば、書込みOKとなり、書込み 動作が終了する。また、NGビット数が冗長ビットでさ えも救えないほど大きければ書込みエラーとなる。

【0218】このようにすると、書込みNGビットが生 じたとしてもECCで救済できる範囲内であれば書込み エラーとならない。従って、このように記憶装置を構成 した場合、外部からみた書込みエラー数が従来と比較し て大幅に低下する。とくに、経時劣化のあるEEPRO Mでは効果が顕著である。

【0219】また、上記のような構成でECC回路を付 加した場合、NGビットがあるにも拘わらず書込みエラ ーとならないことがある。しかし、NGビットがECC で救済出来る範囲であるかを判定しながら、ECCの救 済限界にどれほど近づいているかを知ることができる。 例として、ECCの救済限界の8割がNGビットとなっ たとき、警告を発するようにすれば良い。とくに、経時 劣化のあるEEPROMではチップの寿命を判定する手 40 段となる。

【0220】さらに図55、図6に示した実施例に説明 したようにベリファイ動作は一括で行える。従って、ベ リファイ、を含めた書込み時間はそれほど長くならな V.

【0221】以上、ECCを付加した実施例を説明した が、これは、ワンチップで構成しても良いし、複数のE EPROMチップからなる記憶システムとして構成して も良い。効果はまったく変らない。また、冗長コードの 生成法としてハミング方式を用いたが、これに限る必要

ァイアー符号化法、サイクリック符号化法等、種々の符号化法を用いても良い。

【0222】以上、アドレス制御を外部入力で行う方法 で説明をおこなってきたが、以下にアドレスピンとデー タ入力ピンを共通にした例を説明する。

【0223】図88にその一例を示す。ここで、ALE、NWP、CE、NWE、REは外部制御信号である。これらの信号はそれぞれ対応する入力ピンから入力され、チップの動作モードが決定される。また、制御回路からは、チップがアクセス可能か、不可能かを示す信10号が、Ready/Busyピンを介して、外部に出力される。外部信号CLEはコマンド入力モードを決定する。外部制御信号ALEはアドレス入力モードを決定する。外部制御信号CEはチップセレクト信号である。外部制御信号NWEは、コマンド入力モード、アドレス入力モード及びデータ入力で、それぞれの入力データを取り込むクロック信号の働きをする。外部制御信号REは、データ読み出し時に入力されたアドレスから連続したアドレスを読みだす際の、アドレスインクリメントと、出力バッファのイネーブル機能を持つクロック信号である。20

【0224】図88は書き込みを行う場合の外部制御モ ードを示すタイミングチャートである。ここで、まず、 コマンド入力モードで、シリアルデータ入力コマンド8 O Hが入力される。これにより、チップは、プログラム 開始番地を入力するため、アドレス入力モードとなる。 アドレス入力モードでは、外部制御信号NWEの3ステ ップのクロックで、カラムアドレス及びページアドレス を、アドレスバッファに取り込み、各内部アドレス信号 を入力アドレスデータに対応した所定の論理レベルに決 定する。このときReady / Busy出力端子にReady 信号が 保持されるように構成されている。アドレス入力動作が 終了すると、信号SDICが "L" → "H" レベルに変 化する。このため、共通バスラインIOi/IOiB に、書き込みデータ及びその反転データが、I/O入力 端子より、転送される。次に、外部制御信号NWEが "L"レベルとなっている間、入力されたカラムアドレ スに対応するカラムデコーダ出力信号CSLnが"H" レベルとなる。このようにしてデータレジスタ内にデー タが転送される。

【0225】その結果、0番地からN-1番地までのデ 40 ータレジスタの内容は、イニシャライズされた時のデータ"1"となっている。N番地からN+j番地までのデータレジスタには、I/O入出力端子から入力された、データがラッチされている。

【0226】このデータ入力モード後、コマンド入力モードで、オートプログラムコマンド10Hを入力すると、チップはメモリセルへの書き込みを行う。

【0227】この後は、前記説明の動作(プログラム→ベリファイ→再プログラム)が自動的に行われる。

【0228】上記書き込み動作中は、Ready / Busy出力

端子よりBusy信号が出力される。所定の書き込み時間が経過すると、自動的にREADY信号が出力されるように設定されている。この書き込みモードが正常に終了したかの検知は、コマンド入力モードで70日のフラグリードコマンドを入力して、ベリファイの結果(信号PEOK)をI/O入出力端子より読み出すことにより可能である。

48

【0229】図89は、前述した半導体メモリに、オートコマンドを用いずに書き込みを行う場合における外部制御信号の入力波形と、データ入力タイミングを示す。コマンド入力モードで、シリアルデータ入力コマンド80Hが入力される。これにより、チップはプログラム開始番地を入力するため、アドレス入力モードとは、前述の読みだしモードと同様に、外部制御信号WEが"L"レベルとなっている間に入力された、カラムアドレスに対応するカラムデータリンスタのラッチ内容は、共通バスライン上の書き込みデータラッチに書き込まれる。これにより、データレジスタのラッチ内容は、共通バスライン上の書き込みデータラッチに書き込まれる。このようにして順次、書き込みデータがラッチされる。ラッチが終わると、プログラムモードへ移行する。

【0230】次に、ベリファイコマンドを入力すると、ロウアドレスに応じたアドレスバッファ回路内の内部アドレス信号に対応したワード線が選択される。更に、所定のディレイ時間の後、選択されたワード線にコントロールゲートが接続された 1ページ分のメモリセルデータが、ビット線を介して読み出され、データレジスタにラッチされる。次に、このデータレジスタの内容 PEを、"H" → "L" → "H" と変化させ、カラムアドレスをインクリメントさせ、順次、データをチップ外部に呼び出す。読みだしたデータを、チップで、外部記憶書さ込みデータとコンパレートする。これにより、どの番地で、何ビットがエラーとなったかを判定することができる。

【0231】図90にその書き込み、ベリファイ動作を行う場合の、外部制御信号の入力波形とデータ入力タイミングを示す。まず、コマンド入力モードで、シリアルデータ入力コマンド80Hが入力される。これにより、チップはプログラム開始番地を入力するため、アドレス入力モードとなる。アドレス入力モードでは、前述の読みだしモードと同様に、外部制御信号WEの3ステップのクロックで、カラムアドレス及びページアドレスを、各々のアドレスバッファ回路に取り込み、各内のニアドレスデータに対応した所定の論理レベルに設定する。その後、外部制御信号WEが"L"レベルとなっている間に入力された、カラムアドレスに対応するカラムデータ出力データが"H"レベルとなる。これとなっている間に入力された、カラムアドレスに対応するカラムデータ出力データが"H"レベルとなっている間に入力された、カラムアドレスにより、データレジスタのラッチ内容は、共通バスライン上の書き込みデータに書き込まれる。このようにし

て、順次、書き込みデータをラッチする。このラッチが 終わると、プログラムコマンド"40H"が入力され、 プログラムモードへ移行する。このデータ書き込み時 は、次のベリファイリードコマンドが入力されるまでの 間、書き込みを行う。

【0232】次に、ベリファイコマンド(一括ベリファ イ) を入力すると、前述の説明のように、一括ベリファ イが行われる。次に、この状態で先述と同じように、R Eを "H" → "L" → "H" と変化させ、カラムアドレ スをインクリメントさせ、順次、データをチップ外部に 10 読み出す。

【0233】このようにすると、書き込みNGとなった ビットからは、"O"データが、OKとなったビットか らは"1"データが出力される。このため、疑似的では あるが、不良ビット数を判定することができる。図91 は図90に示したシステムの他の例である。ここでは、 ベリファイリードコマンドの入力後に、REを動かし、 カラムアドレスをインクリメントすることなく、フラグ リードコマンド"70H"を入力し、プログラムOKか 否かを出力する例を示した。このようにシステムを構成 20 しても、Fail/Passの判定は可能である。

【0234】周知のようにNOR型のメモリセルへのデ ータの書き込みは、フローティングゲートへのホットエ レクトロンの注入によりなされる。故に、書き込み時、 1つのメモリセル当たり1~2mA程度の書き込み電流 を消費する。このため、NAND E²型では可能であ るが、NOR型では256バイト等のページ書き込みが 行なえない。しかしながら、NOR型は、読み出しスピ ードが速い等のメリットを有することから利用されてい る。

【0235】NOR型は、E² 故に、オンボード上での データの書き換えが可能である。まず、アドレス指定を 行ない、書き込みデータを入力し、メモリセルへ書き込 みを行ない、次に書き込んだアドレスのデータを読みだ し、データの比較を行ない、書き込みがなされたか否か を判定する。

【0236】ボード上でこのような動作を行わせる場合 には、CPUが、データの書き込み、ベリファイ動作に 必要な信号を作ることになる。このため、この間、CP Uが専有されてしまうという問題がある。

【0237】従って、書き込み、ベリファイ動作を、チ ップ内部でオート化をすることにより、CPUを開放す る方法が一般的となっている。

【0238】この時、書き込みデータをラッチする回路 と、読み出したデータをラッチする回路と、このデータ を比較する回路とを設けた例もある(特願平3-125 399)。この例ではパターンエリアが比較的大きくな り、チップサイズが大きくなるという問題がある。

【0239】以下に説明する実施例は、比較的小さなパ ターンエリアで、書き込みだけでなく、消去時にも使え 50 ス入力信号であり、ローアドレス・バッファ回路1によ

るようにしたものである。

【0240】即ち、これまでに述べた実施例は、NAN D構造のメモリセルを例にしたものであるが、以下に は、2層構造のNOR型のセルを用いた場合の一括ベリ ファイ方式について述べる。即ち、図92~図94に2 層構造のメモリセル (EEPROM) の一例を示す。

【0241】図92はパターン平面図、図93は図92 のB-B′線断面図、図94は図92のC-С′線断面 図である。これらの図において、211は第1層目の多 結晶シリコンからなる浮游ゲート (FG) である。21 2は第2層目の多結晶シリコンからなる制御ゲート(C G) である。この制御ゲート212はメモリセルのワー ド線として使用される。

【0242】また、213は、P型の基板である。21 4および215は、この基板214上に形成されたN^{*} 型拡散層からなるソース(S)及びドレイン(D)であ る。216は、コンタクトホールである。217は、こ のコンタクトホール217を介して、上記ドレイン21 6と接続されるアルミニウム層(ビット線BL)であ る。さらに、218は浮游ゲートトランジスタ分のゲー ト絶縁膜であり、厚さは100オングストロームであ る。219は、浮游ゲート211と制御ゲート12との 間に設けられた絶縁膜であり、例えば〇一N一〇構造 (Oxide-Nitride-Oxide) の3層構造膜で構成されてお り、厚さは酸化膜換算で約200オングストロームであ る。220はフィールド絶縁膜であり、221は層間絶 縁膜である。

【0243】次に、動作原理を説明する。消去時には、 ソース214に消去電圧12Vを印加し、ドレイン21 5をフローティング状態とし、制御ゲート213を0V とする。これにより、薄いゲート絶縁膜18を介して、 浮游ゲート211とソース214との間に、高電圧が印 加される。これによりファウラー・ノルトハイムのトン ネル効果により、浮游ゲート211中の電子が、ソース 214に放出され、消去が行われる。

【0244】書き込み時には、ドレイン215に約6V を、ソース214に0Vを、制御ゲート213に12V をそれぞれ印加する。これにより、ドレイン近傍で、イ ンパクト・アイオナイゼーションが起こり、電子が浮游 40 ゲート11に注入され、書き込みが行なわれる。

【0245】読み出し時には、ドレイン215に1V を、ソース214に0Vを、制御ゲート213に5Vを 加える。このとき、浮游ゲート211中に電子が有るか 否かによりオフ/オンし、それぞれ、データ"0"又は "1"を示すことになる。

【0246】このようなメモリセルを用いた半導体集積 回路、例えば4ビット構成でのフラッシュ型EEPRO Mは、図95に示すように構成される。

【0247】図95において、A。~A; はローアドレ

【0248】図95においては、メモリセルアレイ5は4つのメモリセルアレイユニット(MCAU)5Aから構成される。各ユニット5Aは、説明を簡単にするため、4本のワード線WLと、4本のビット線BLと、16個のメモリセルMCと、4つのリファレンスメモリセ20ルRMCとを有するものとしている。4本のビット線BLに対応させて、カラム選択ゲート回路6中のゲート6Aも、4つとしている。これらのゲート6Aのうちの1つが、カラムデューダ回路4によって、オンさせられる。リファレンスメモリセルRMCは、途中にリファレンスゲートRBTを有するリファレンスビット線RBLによって、センスアンプ回路(SA)7に接続されている。

【0249】このような構成のEEPROMに対する4ビットデータの書き込みは次のようにして行われる。即 30ち、4つの入出力兼用パッド(図示せず)から、4つのデータを、各I/O毎に、読み込む。読み込んだデータに応じて、書き込み回路10が、ビット線BLの電位を設定する。つまり、書き込み回路10は、書き込みデータが"0"のときは高電位を、"1"のときには低電位を、入力アドレス信号により選択されるビット線BLにそれぞれ供給する。このとき、入力アドレス信号により選択されるワード線WLにも高電位が出力される。

【0250】即ち、"0"データ書き込みのときは、選択されたワード線WLと、データを書き込むべきビット 40線BLとが高電位となる。これにより、メモリセルMCのドレインD近傍で発生したホットエレクトロンが、メモリセルMCの浮游ゲートFGに注入される。これにより、メモリセルMCのしきい値電圧が正方向へシフトされ、"0"データがメモリされる。

【0251】一方、"1"データを書き込む時は、ビット線BLは低電位となる。これにより、浮游ゲートFGへ電子が注入されることはなく、メモリセルMCのしきい値電圧もシフトしない。これにより、"1"データが記憶される。

【0252】一方、データを消去する時は、メモリセルのソースを高電圧にする。これにより、浮游ゲートFGに注入されている電子が、F-N(ファウラーノルドハイム)のトンネル効果により、放出させられる。

【0253】図96は、図95の一部を具体的に表わしたものであり、これらの図において同一の符号は同一の回路を示している。図96は、特にセンスアンプ回路(SA)7及びコンパレート回路9を具体的に示している。さらに、コンパレート回路9に比較対象としての一方の信号を入力する回路INCIRと、コンパレート回路9の出力を受ける一括ベリファイ回路VECIRを示している。

【0254】前にも述べたように、MCは浮游ゲート型 MOSトランジスタからなるメモリセル、RMCは浮游 ゲート型MOSトランジスタからなるリファレンスメモ リセル (ダミーセル)、BLはビット線、RBLはリフ ァレンスビット線、RBTはカラム選択ゲート用トラン ジスタ6Aの1個と等価なダミービット線選択用トラン ジスタである。このトランジスタRBTは、そのゲート にVα 電位が与えられ、リファレンスビット線RBLに 挿入されている。BASは複数のカラム選択ゲート用ト ランジスタ6A,6A,…が並列に接続されているバス 線、LD1はこのバス線BASに接続されている第1の 負荷回路 (バイアス回路) 、LD2はこのリファレンス ビット線RBLに接続されている第2の負荷回路(バイ アス回路)である。第1の負荷回路LD1の出力側のビ ット線BL′の電位Vinと、第2の負荷回路LD2の出 力側のリファレンスビット線RBL'の電位(基準電 位) Vref とは、データ検知回路28 (例えばCMOS カレントミラーによって構成される) に加えられる。

【0255】上記センスアンプ回路(SA)7において、 V_{α} 電源とデータ検知回路部28との間には、活性化制御用のPチャネルトランジスタP4が接続されている。このトランジスタP4のゲートには反転信号/CE*1が与えられる。このトランジスタP4がオフの時には、データ検知回路部28が非動作状態となって、電流消費が低減される。また、データ検知回路部28の出力端DSOと接地端との間には、ゲートに反転信号/CE*1が与えられるNチャネルトランジスタN7が接続されている。

【0256】センスアンプ回路7において、リファレンスメモリセルRMCのデータに基づいて生成されるリファレンスビット線RBLの基準電位Vrefと、選択されたメモリセルから読出されたデータに基づいて生成されるビット線BLの電位Vinとが、比較される。この比較結果に基づいて、メモリセル中の記憶データを検知し、3つのインバータを介して出力バッファ回路8へ出力する。

【0257】センスアンプ回路7の出力は、コンパレート回路9の一方の入力端へも入力される。コンパレート

50

回路9の他方の入力端へは、I/O pad へ加えられた信号(書き込みデータ)が加えられる。コンパレート回路9においては、これらの2つの入力信号を比較して、その結果(VR0)を一括ベリファイ回路VECIRに加える。一括ベリファイ回路VECIRには、これ以外の3ビットにおけるコンパレート回路9,からの出力VR1, VR2, VR3も加えられる。一括ベリファイ回路VECIRは、これらの出力VR0, VR1, VR2, VR3の全てが書き込みOKを示すときにのみ出力回路Out からの出力を許容する。これ以外の場合、つまり、出力VR0~VR3のうちの1つでも、書き込みVG0~VR3000日力を阻止する。

【0258】図97及び図98は、それぞれ、プログラムベリファイ時及びイレーズベリファイ時におけるコンパレート回路9からの出力VR0を示す。図97(a)は、"1"ライトの場合を示している。プログラムOKの場合は、センスアンプ出力DS0が"1"となる。これにより、コンパレート出力VR0も"1"、即ち、プログラムOKを示す。図97(b)は、"0"ライトの20場合を示す。"0"ライトNGの場合にはセンスアンプ出力DS0が"1"を示す。このため、コンパレート回路出力VR0は"0"、即ち、プログラムNGを示す。*

*図97(c)は、"0"ライトの場合を示す。"0"ライトOKの場合には、センスアンプ出力DSOが"0"を示す。このため、コンパレート回路出力VROは"H"、即ち、プログラムOKを示す。なお、コンパレート回路出力VRO~VR3の全てが"H(プログラムOK)"を示すときには、一括ベリファイ回路出力PVFYは"H"を示す。図98からわかるように、イレーズOK/NGの場合は、センスアンプ出力DSOは"1/O"を示す。これに応じて、コンパレータ回路出力VROは、"1/O"を示す。コンパレート回路出力VRO~VR3の全てがイレーズOKを示すときには、一括ベリファイ回路出力EVFYは"1"となる。コンパレート回路出力VRO~VR3の1つでもイレーズNGを示すときには、前記出力EVFYは"0"となる。

【0259】次に、図99にさらに異なる実施例を示す。この実施例は、特開平3-250495号公報の図6に示されるメモリセルに一括ベリファイ回路を組み込んだものである。この図99において、図96と同様の回路にはそれと同一の符号を付している。

【0260】この図99の装置における、イレーズ、ライト、及びリード時における各部位への印加電圧は、表6に示される。

[0261]

	表	6			
<u></u>	I/0パッド	BSL	ВL	WL	Vss
イレーズ	_	0 V	フロー	20 V	0 V
(電子注入)			ティング	グ	
ライト					
"0"ライト (電子抜かず)	0 V	22 V	0 V	0 7 フ	ローティング
"1"ライト(電子抜き)	5 V	22 V	20 V	0 7 フ	ローティング
非選択セル		22 V	0V/20V	10 V フロ	ローティング
_ リード		5 V	1 V	5 V	0 V

この図99における装置におけるプログラムベリファイ及びイレーズベリファイの動作は、前述の図90における動作と同様であるため、説明を省略する。

【0262】次に、上述したような一括ベリファイ機能を有する不揮発性半導体記憶装置を用いた記憶システムの例を説明する。

【0263】通常、記憶システムは、最小限のコストで最大限の能力を引き出すために、階層的に構成されている。それらの1つとしてのキャッシュシステムは、メモリアクセスの局所性を利用したものである。通常のキャッシュシステムを用いた計算機は、CPUに加え、高速で小容量のSRAMと低速で大容量のDRAMとを具備している。このようなキャッシュシステムでは、アクセス時間の長いDRAM等で構成された主記憶の一部を、アクセス時間の短いSRAM等で置き換え、これにより実効的なアクセス時間を短縮している。つまり、CPUなどからアクセスする際に、SRAM内にデータがあれば(すなわちキャッシュがヒットしたときは)高速動作50

可能なSRAMからデータを読み出し、ヒットしない場合(ミスヒットの場合)はDRAM等の主記憶からデータを読み出す。キャッシュ容量及び置き換え方式が適当であれば、ヒット率が95%を越え、平均的なアクセスは非常に高速化される。

【0264】上述したようなNAND型EEPROM等では、書き込み及び消去をページ単位(たとえば2Kビット)で行うことが可能である。ページ単位での処理により、書き込み及び消去が非常に高速になる。しかしながら、このような装置では、ランダムアクセスを犠牲にしているため、SRAMやDRAM等のRAMから構成されるキャッシュメモリが必須である。NAND型EEPROM等の不揮発性記憶装置にキャッシュシステムを適用すると、書き込み回数が減り、その結果としてチップの寿命が延びる。

【0265】不揮発性半導体記憶装置を用いたメモリシステムの第1の実施例を説明する。図100はその回路構成を示している。このシステムは、ROM121と制

御回路122を有する。ROM121は、一括ベリファイ機能を有する。制御回路122は、ROM121の書き込みを制御するもので、少なくとも内部に書き込みデータレジスタを有する。この書き込み制御回路122は、ROM121が出力する一括ベリファイ信号に応答して、次に書き込むべきページデータを出力する。この制御回路は、CPUを用いて構成しても良いし、ゲートアレーやSRAMを含む複数チップで構成しても良い。

【0266】上述したようなNAND型EEPROMでは、一括消去ブロックは通常数ページにわたる。従って、キャッシュメモリなどのシステムを構成したときには、一括消去ブロック毎に書き込みを行う。例えば、上述の8NAND型のメモリセルを有するNAND型EEPROMでは、2Kビット(1ページ)×8=16Kビット(8ページ)で1つの一括消去ブロックを構成しており、書き込みもこのブロック単位で行う。従って、書き込み動作には常に8ページの書き込みが伴う。

【0267】図100に示した回路では、ROM121が出力する一括ベリファイ信号VFYを用いて次のページの書き込み動作を行う。すなわち、1ページ目のデー20タをラッチした後はROM内部で書き込み及びベリファイが繰り返えされる。1ページ分のすべてのデータの書き込みが完了すると、1ページ目についての一括ベリファイ信号VFYが出力される。この一括ベリファイ信号VFYを制御回路122が検知し、2ページ目のデータをROM121にラッチする。続いて、ROM内部で2ページ目についての書き込み及びベリファイが繰り返され、1ページ分のすべてのデータの書き込みが完了すると、2ページ目についての一括ベリファイ信号VFYが出力される。3ページ目以降についても上記と同様にし30て書き込まれる。

【0268】例えば、上述のような8NAND型のメモリセルを有するNAND型EEPROMでは、一回の書き込み動作において、制御回路122は8ページ分のデータ転送を行い、2ページ目以降は前ページにおける一括ベリファイ信号を検知した後ページデータの転送を行う。

【0269】以上に説明したように、本実施例によると、制御回路122からROM121への書き込みページデータの転送を、一括ベリファイ信号に基づいて行うことができる。従来は、外部に比較回路やベリファイ読み出し用の大容量のレジスタを設けていたが、本実施例ではそのようにする必要がない。これにより、制御回路122の構成は非常に簡単になる。

【0270】上述の実施例は、制御回路122に対してROM121が一つである構成を示す。これに対し、一括ベリファイ信号を出力するROMを複数個有するメモリシステムを構成することもできる。図101は、この一例を示す。このシステムは、上述したような一括ベリファイ機能を有する。このシステムは、ROM101~50

103とRAM104と制御回路105とを有する。ROM101~103は、書き込みが終了すると一括ベリファイ信号を出力する。RAM104は、図示しないCPUからのアクセスに対してキャッシュメモリとして用いられる。制御回路105は、RAM104とROM101~103との間のデータ転送の制御を行う。RAM104とROM101~103が主記憶を構成し、キャッシュメモリとして用いられるRAM104よりははるかに大容量である。マッピング方法は、一般的な4ウェイが望ましいが、ダイレクトマッピングやフルアソシェイティブ等、既存の種々の態様のマッピングが可能である。キャッシュメモリにおけるブロックは、一括消去ブロックと同じ容量とする。

56

【0271】次に、一括消去ブロックが16Kで、マッピング方法が4ウェイの時を説明する。この時、SRAMは64Kビットであり、4個の16Kのブロックを有する。これらのブロックは、ROM内の一括消去ブロックのコピーデータを一時的に保持している。例えば、ROM内の2、3、4、5番目の一括消去ブロック中のデータについてアクセスが行われているとする。このときには、これらのデータのコピーデータが、SRAM内の4個のブロックに、一時的に、保持されている。

【0272】図示しないCPUから、例えば3番目の一括消去ブロックに対して書き込み及び消去動作が行われるとする。この際には、すでにそのデータのコピーがSRAM内に存在する(ヒットする)ため、ROMに対して直接アクセスすることはなく、高速なSRAMのみを介してデータのやりとりが行われる。

【0273】図示しないCPUから、例えば6番目の一 括消去ブロックに対して読み出しが行われるとする。こ の際には、当該一括消去ブロックのデータのコピーは、 SRAMには存在しない (ミスヒットする) ため、RO Mから読み出したデータをSRAMに転送する必要があ る。しかし、これに先立って、SRAM内のブロックの 一つをROMに書き戻しておく必要がある。例えば、2 番目の一括消去ブロックのデータをSRAMからROM に書き戻す際には、ROMの当該一括消去ブロックの全 データを消去し、引き続いてSRAMのブロックデータ を順次転送して書き込みを行う。この書き戻し動作にお いて、消去ベリフィイ信号を用いることができる。この 消去ベリファイ信号(消去動作が完了したことを示す) に応答して、SRAMから、1ページ目のデータが転送 される。続いて、2ページ目以降のデータの転送は、上 述したように、前ページの一括ベリファイ信号を検知す ることにより行うことができる。上述した8NAN=型 EEPROMでは、8ページ分のデータ転送が必要であ る。続いて、6番目の一括消去ブロックの全データを、

SRAMの空いたブロックにコピーし、当該アドレスに

おけるデータをSRAMがCPUに出力する。

【0274】図示しないCPUから、例えば7番目の一 括消去ブロックに対して書き込みが行われるとする。こ の際には、当該一括消去ブロックのデータのコピーは、 SRAMには存在しない(ミスヒットする)。従って、 上述の書き戻し動作と読み出し動作を、SRAMへの書 き込み動作に先立って、行う必要がある。例えば、3番 目の一括消去ブロックのデータを、SRAMからROM に書き戻す際には、ROMの当該一括消去ブロックの全 データを消去し、引き続いてSRAMのブロックデータ 10 を順次転送して書き込みを行う。この書き戻し動作にお いて、消去ベリファイ信号を用いることができる。この 消去ベリファイ信号(消去動作が完了したことを示す) に応答して、SRAMから、1ページ目のデータが転送 される。続いて、2ページ目以降のデータの転送は、上 述したように、前ページの一括ベリファイ信号を検知す ることにより行うことができる。上述した8NAND型 EEPROMでは、8ページ分のデータ転送が必要であ る。続いて、7番目の一括消去ブロックの全データをS RAMの空いたブロックにコピーし、さらに、CPUか 20 ら書き込みの要求があったデータをSRAM中の対応す る領域に書き込む。

【0275】このように、一括ベリファイ信号を出力するROMは、SRAM等と組み合わせて容易にキャッシュシステムを構成することができる。ミスヒット時のデータ書き戻しに一括ベリファイ信号を用いるためである。

【0276】続いて、一括ベリファイ機能を有するメモリシステムの第3の実施例を説明する。図102はその回路例を示している。すなわち、一括ベリファイ機能を30有するROM111、112と、書き込みを制御し少なくとも内部に書き込みデータレジスタを有する制御回路113とを有する。この制御回路113は、CPUを用いて構成しても良いし、ゲートアレーやSRAMを含む複数チップで構成しても良い。また、ROM111及びROM112は1チップ上に混載しても良いし、複数チップで構成しても良い。

【0277】連続したページデータはROM111とROM112とに交互に格納される。例えば1、3、5、…、(2N-1)ページ目は、ROM111に、2、4、6、…、(2N)ページ目はROM112に格納される。上述したように、書き込みモードにおける動作は、チップ内部の書き込みデータラッチにページデータを転送する動作と、これに続く書き込み及びベリファイ動作とからなる。このシステムでは、書き込みデータをROM111に転送している間に、ROM112の書き込み及びベリファイを行う。さらに、複数のページにわたるデータを書き込む際は、ROM111とROM112とに、交互にデータ転送を行う。

【0278】図101に示した回路構成においても、書 50

き込みデータ転送の制御はROMが出力する一括ベリファイ信号を用いる。はじめに、1ページ目のデータがROM111に転送され、続いてROM111について書き込み及びベリファイ動作が行われている間に、制御回路113は、ROM112に2ページ目のデータを転送し引き続いて書き込み及びベリファイ動作を行う。ROM111について1ページ目の書き込みが終了すると一括ベリファイ信号が出力される。これに応じて、制御回路113は、3ページ目のデータをROM111に転送し引き続いて書き込み及びベリファイ動作を行う。4ページ目以降のページ書き込みについても、上記と同様である。

58

【0279】以上説明したように、第3の実施例によると、制御回路113からROM111、112への書き込みページデータの転送を、一括ベリファイ信号をもとに行うことができる。本実施例は、従来と異なり、外部に比較回路やベリファイ読み出し用の大容量のレジスタを設ける必要がなく、制御回路112の構成は非常に簡単になる。また、書き込みを交互に行うため、書き込み時間が高速になる。ただし、一括消去ブロックの大きさは2倍になる。

[0280]

【発明の効果】本発明によれば、複数のメモリセルのそれぞれに関しての書き込み、消去が適正に行われたか否かを迅速に検知して、対象とする全てのメモリセルに関しての書き込み、消去を迅速に行うことができ、しかも書き込み、消去を繰り返してもメモリセルにおけるしきい値の変動しすぎを防止することができる。

【図面の簡単な説明】

【図1】第1の実施例に係わるNANDセル型EEPR OMの構成を示すブロック図。

【図2】第1の実施例におけるNANDセル構成を示す 平面図と等価回路図。

【図3】図2 (a) のA-A' 及びB-B' 断面図。

【図4】第1の実施例におけるメモリセルアレイの等価回路図。

【図5】第1の実施例におけるビット線制御回路部の構成を示す図。

【図 6 】第1の実施例におけるビット線制御回路部と他の回路との接続関係を示す図。

【図7】第1の実施例におけるデータ書込み/書込み確認動作を示すタイミング図。

【図8】第2の実施例に係わるNANDセル型EEPR OMの構成を示すブロック図。

【図9】第2の実施例におけるビット線制御回路の構成を示す図。

【図10】第2の実施例におけるプログラム終了検知回路の構成を示す図。

【図11】第2の実施例における書込み確認動作を示す

タイミング図。

【図12】データラッチ部とプログラム終了検知回路の別の実施例を示す図。

【図13】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図14】NOR型フラッシュEEPROMについての 実施例の回路図。

【図15】しきい値分布図。

【図16】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図17】データラッチ部とプログラム終了検知回路の別の実施例を示す図。

【図18】第3の実施例における書込み/書込み確認時のアルゴリズムを示す図。

【図19】データラッチ兼センスアンプと書込み終了検 知用トランジスタを模式的に示す図。

【図20】図19の書込み終了検知用トランジスタとヒューズ用不揮発性メモリの構成を示す図。

【図21】図20の構成とは別の構成例を示す図。

【図22】図19の回路を用いた場合のプログラムアル 20 ゴリズムを示す図。

【図23】図19とは別の回路構成を示す図。

【図24】第4の実施例におけるビット線制御回路の構成を示す図。

【図25】第3,4の実施例におけるビット線制御回路 の他の構成例を示す図。

【図26】3,4の実施例におけるビット線制御回路の他の構成例を示す図。

【図27】3,4の実施例におけるビット線制御回路の他の構成例を示す図。

【図28】第3の実施例におけるビット線制御回路のデータラッチ部に一括して同一のデータをラッチさせる動作のタイミングを示す図。

【図29】第4の実施例におけるビット線制御回路のデータラッチ部に一括して同一のデータをラッチさせる動作のタイミングを示す図。

【図30】第3の実施例の変形例で、1つのCMOSF Fを隣り合う2本のビット線で共有した回路構成を示す 図。

【図31】図30の構成の他の例を示す図。

【図32】第5の実施例に係わるNANDセル型EEP ROMの構成を示す図。

【図33】メモリセルアイレイ及びその周辺回路の具体的な構成を示す図。

【図34】第5の実施例における書込み時の動作を示す タイミング図。

【図35】第5の実施例における読出し動作を示すタイミング図。

【図36】第6の実施例でのメモリセルアレイ及びその 周辺回路の具体的構成を示す図。 【図37】第6の実施例のおける書込み動作を示すタイミング図。

【図38】第6の実施例における読出し動作を示すタイミング図。

【図39】第33に示される実施例の変形例を示す図。

【図40】図36に示される実施例の変形例を示す図。

【図41】図36に示される実施例の変形例を示す図。

【図42】図36に示される実施例におけるビット線の 置き換えを模式的に示す図。

【図43】図36に示される実施例におけるビット線の 置き換えを模式的に示す図。

【図44】データラッチ兼センスアンプを4本のビット 線で共有した実施例を示す図。

【図45】図44の実施例におけるビット線の置き換え を模式的に示す図。

【図46】図44の実施例におけるビット線の置き換え を模式的に示す図。

【図47】図39に示される実施例の変形例を示す図。

【図48】図40に示される実施例の変形例を示す図。

【図49】図41に示される実施例の変形例を示す図。

【図50】本発明に係る不揮発性半導体メモリ装置の第7実施例を示すブロック図である。

【図51】第7実施例におけるセンスアンプ兼ランチ回路の回路図である。

【図52】第7実施例における消去動作を説明するためのフローチャートである。

【図53】本発明の第8実施例を示すブロック図である。

【図54】第8実施例におけるセンスアンプ兼ラッチ回路の回路図である。

【図55】本発明の第9実施例におけるセンスアンプ兼 ラッチ回路の回路図である。

【図56】本発明の第10実施例におけるセンスアンプ 兼ラッチ回路の回路図である。

【図57】本発明の第11実施例の全体構成図。

【図58】図57のタイミングチャート。

【図59】図57のリードマージンの説明図。

【図60】図57の消去(イレーズ)フローチャート。

【図61】イレーズフローチャート。

40 【図62】図57の出力回路の詳細例。

【図63】従来のメモリの部分図。

【図64】プログラムベリファイ時のタイミングチャー ト

【図65】書き込みデータWDとベリファイデータVDの組み合わせを示す図。

【図66】ベリファイ後の電位レベルの分布及びビットラインのしきい値依存性を示す図。

【図67】プログラムベリファイのタイミングチャー h_

50 【図68】書き込みデータWDとベリファイデータVD

62

の組み合わせを示す図。

【図69】ベリファイ後の電位レベルの分布及びビットラインのしきい値依存性を示す図。

【図70】再書き込みトランジスタの他の例。

【図71】本発明の実施に使用される一般的回路図。

【図72】本発明の実施に使用される一般的回路図。

【図73】本発明の実施に使用される一般的回路図。

【図74】本発明の実施に使用される一般的回路図。

【図75】本発明の実施に使用される一般的回路図。

【図76】本発明の実施に使用される一般的回路図。

【図77】本発明の実施に使用される一般的回路図。

【図78】実施例としてのチップ回路図及びしきい値分 布図。

【図79】実施例としてのチップの他の回路図。

【図80】ベリファイレベル設回路。

【図81】 Vwell回路の詳細例。

【図82】第11実施例(図55)の変形例。

【図83】図82の動作説明のための図表。

【図84】オートプログラムの概念図。

【図85】図84のフローチャート。

【図86】プログラム動作後のベリファイ動作のタイミングチャート。:

*【図87】ECC回路を有する実施例のフローチャート。

【図88】外部制御モードのタイミングチャート1。

【図89】外部制御モードのタイミングチャート2。

【図90】外部制御モードのタイミングチャート3。

【図91】外部制御モードのタイミングチャート4。

【図92】EEFROMの平面パターン図。

【図93】図92のB-B線断面図。

【図94】図92のC-C線断面図。

10 【図95】4ビットフラッシュEEPROMのブロック図。

【図96】図95の一部詳細図。

【図97】プログラムベリファイ時のタイミングチャート。

【図98】イレーズベリファイ時のタイミングチャー ト。


【図99】さらに異なる実施例の回路図。

【図100】実施例としての記憶システム。


【図101】異なる実施例としての記憶システム。

【図102】さらに異なる実施例としての記憶システム。


【図1】





【図73】





[図2]














































【図28】













【図37】




【図38】




【図83】


答念込みデータ	0	0	[]	1
ベリファイデータ	0	ı	o	1_
コンパレート後	0	1		0


【図39】




【図40】









【図43】




【図45】 【図46】 Brby_ Brul | Brals | Brbis | B BLbIm BLbiOr BLblkr BLMO BLMI BLM2 BLM3 BLMM BLMOr BLblkr (a) (a) Broso) Brosi Bross Bross Broso) Brosi Bross Bross Brasul Brasol BLb2lo BL020 BL021 | BL022 BL023 | BL020 BL021 BL022 BL023 BLazon BLazon BLb2m BLb2Or BLb2kr BLDO BLDII BLDIZ BLDIZ BLOIO BLOI! \ BLOIZ BLOIZ \ BLbim BLbior BLaim \ BLaiOr; BUNIT **B**Lbikr Braio Brail Brais Brais BLblkr BLaim BLator BLalk (b) (b) Broso) Bross | BLb2kr BL020 / BL021 / BL022 / BL023 BLLEN BLb20 BLb21 BLb22 BLb23







【図54】




【図70】






(c)

【図55】




D+CON 5V - D+CON 5V - D+CON 8V


【図56】





【図57】





【図59】














【図72】







【図81】




【図80】




【図82】




【図87】




【図98】





【図100】







【図86】








【図88】




【図89】




READY / BUSY

[図97]




【図90】



READY / BUSY


【図91】




H

READY/BUSY

【図95】





フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコート (参考)

G 1 1 C 17/00

6 3 4 G

(31)優先権主張番号 特願平4-77946

(32)優先日

平成4年3月31日(1992. 3. 31)

(33)優先権主張国

日本(JP)

(31)優先権主張番号 特願平4-105831 (32)優先日

平成4年3月31日(1992. 3. 31)

(33)優先権主張国

日本 (JP)

(31)優先権主張番号 特願平4-175693

(32)優先日

平成4年7月2日(1992.7.2)

(33)優先権主張国

日本 (JP)

(72)発明者 加藤秀雄

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(72)発明者 中 井 弘 人

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(72) 発明者 田 中 義 幸

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 白 田 理一郎

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 有 留 誠 一

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 伊藤寧夫

神奈川県川崎市幸区小向東芝町1 株式会 ·

社東芝研究開発センター内

(72)発明者 岩 田 佳 久

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 中 村 寛

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 大 平 秀 子

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 岡 本 豊

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 浅 野 正 通

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 徳 重 芳

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

Fターム(参考) 5B025 AA01 AD04 AD05 AD08 AD15

AE05